[发明专利]一种FinFET集成电路基本单元

权利要求书

1.一种FinFET集成电路基本单元，该基本单元为多层结构，最下层为低掺杂阱区(112)，该低掺杂阱区包括底层和在底层上脊状凸起；该脊状凸起两侧设置有隔离层(113)，该隔离层(113)上表面与低掺杂阱区脊状凸起的上表面齐平；顺着低掺杂阱区脊状凸起的上表面依次设置两侧面和上表面都齐平的：漏极半导体区(107)、轻掺杂漏区(106)、沟道半导体区(105)、轻掺杂源区(104)、源极半导体区(103)；所述沟道半导体区(105)的两侧面和上表面上设置有栅电极(101)，并且该栅电极(101)与沟道半导体区(105)之间设置有一层栅介质层(102)作为隔离；其特征在于沟道半导体区(105)掺杂浓度比轻掺杂漏区(106)高2个数量级以上。

2.如权利要求1所述的一种FinFET集成电路基本单元，其特征在于，所述轻掺杂漏区(106)、沟道半导体区(105)、轻掺杂源区(104)的两侧面和上表面上都设置有栅电极(101)，该栅电极为一个整体，并且该栅电极(101)与轻掺杂漏区(106)、沟道半导体区(105)、轻掺杂源区(104)之间设置有一层栅介质层(102)作为隔离；其中，栅电极(101)与栅介质层(102)的长度大于沟道半导体区(105)。

3.如权利要求1所述的一种FinFET集成电路基本单元，其特征在于，在所述轻掺杂源区(104)的两侧面和上表面上设置有轻掺杂源区栅电极(108)，并且该轻掺杂源区栅电极(108)与轻掺杂源区(104)之间设置一层轻掺杂源区栅介质层(109)作为隔离；在所述轻掺杂漏区(106)的两侧面和上表面上设置有轻掺杂漏区栅电极(110)，并且该轻掺杂漏区栅电极(110)与轻掺杂漏区(106)之间设置有一层轻掺杂漏区栅介质层(111)作为隔离；所述轻掺杂源区栅介质层(109)的上表面与轻掺杂漏区栅介质层(111)的上表面等高；轻掺杂源区栅电极(108)的上表面与轻掺杂漏区栅电极(110)的上表面等高；工作时，轻掺杂源区栅电极(108)、轻掺杂漏区栅电极(110)、栅电极(101)输入不同的电压；所述栅介质层(102)、轻掺杂源区栅介质层(109)、轻掺杂漏区栅介质层(111)为相同或不同的介质材料。

4.如权利要求2所述的一种FinFET集成电路基本单元，其特征在于，所述栅电极(101)与轻掺杂漏区(106)之间设置一层轻掺杂漏区栅介质层(111)作为隔离、栅电极(101)与沟道半导体区(105)之间设置一层栅介质层(102)作为隔离、栅电极(101)与轻掺杂源区(104)之间设置一层轻掺杂源区栅介质层(109)作为隔离；所述栅介质层(102)与轻掺杂源区栅介质层(109)和轻掺杂漏区栅介质层(111)为不同介质材料，轻掺杂源区栅介质层(109)和轻掺杂漏区栅介质层(111)为相对介电常数大于30的高K介质材料。

5.如权利要求2所述的一种FinFET集成电路基本单元，其特征在于，所述栅电极(101)的两端与轻掺杂漏区(106)和轻掺杂源区(104)的端面齐平；所述栅介质层(102)包裹整个轻掺杂漏区(106)、沟道半导体区(105)、轻掺杂源区(104)的两侧及上表面；位于栅介质层(102)上表面的栅电极(101)开设有一条以上的通槽，该通槽将栅电极(101)分隔开，通槽走向与低掺杂阱区的脊状凸起走向一致。

6.如权利要求3所述的一种FinFET集成电路基本单元，其特征在于，所述栅介质层(102)与轻掺杂源区栅介质层(109)和轻掺杂漏区栅介质层(111)为不同介质材料，轻掺杂源区栅介质层(109)和轻掺杂漏区栅介质层(111)为相对介电常数大于30的高K介质材料。

7.如权利要求1、2或3所述的一种FinFET集成电路基本单元，其特征在于，所述栅介质层(102)、轻掺杂源区栅介质层(109)、轻掺杂漏区栅介质层(111)的材料为SiO₂、Si₃N₄、HfO₂、Al₂O_3、TiO₂或上述材料的组合。