[发明专利]一种提高时序性能的布线方法及装置

说明书

本发明提供了一种提高时序性能的布线方法及装置，通过获取已完成布线的路径文件形成信号集；获取用户指定需要调整的信号；对信号集中所有信号的路径节点占用次数标记；第一次遍历信号集，对信号集中含有用户指定的信号，重新进行布线，布线完成后进行拥塞检查，如果存在拥塞，则开始下一次的迭代进行非初次遍历信号集布线，直到布线路径中无拥塞或达最大次数，布线终止。本发明在布线过程中对于用户指定的信号，直接设置关键度值，不再调用时序分析模块计算，有效提升了电路性能，加快布线速度。并且在信号遍历过程中，只对指定信号以及在对指定信号重新布线过程中产生的拥塞影响的点信号进行重新布线处理快速提高了时序性能。

技术领域

本申请属于集成电路领域，尤其涉及一种提高时序性能的布线方法及装置。

背景技术

集成电路FPGA EDA领域，将硬件结构以有向图的形式进行描述，图中的每一个点表示一个逻辑单元的引脚或者一根连接线。在图中，可能发生的连接关系用边表示。布线模块，在确定好逻辑单元的物理位置之后，依据物理连接关系，在有向图中，路径搜索，完成信号的实际物理连接。

由于物理电气特性约束，布线结果中，不允许出现拥塞节点，即同一个点被不同信号的占用次数，不能超过它所允许的次数,否则被视为非法路径。布线路径的延时在满足约束的条件下，越短越好。这样，布线器使每个信号布线结果最优，这就存在优秀资源竞争的问题。

要解决不同的线网对布线资源的竞争，避免因拥塞产生不合法的路径，著名的PathFinder算法中，提出了给每个点赋予了拥塞代价cong_cost值，其中包含了它的累积代价acc_cost。这样，在寻求最短路径的同时，能够很好的避免拥塞。

布线模块还需要考虑用户电路的时序约束，这个是非常重要的目标。在学术界非常著名的VPR中提到，使用时序分析模块提供的关键度crit来描述一个信号的关键程度，用来平衡拥塞代价cong_cost与延时代价（delay_cost）。如果信号较为关键，则取delay_cost较小的路径为最优路径。通常crit取值[0,1]，crit的值谨慎取1，用于平衡cong_cost与delay_cost。通过调节crit的大小，控制cong_cost与delay_cost的占比，从而决定该路径是由线长最短或者是延时最短。

其中vpr中节点n的代价cost(n)：包括延时代价和拥塞代价；

cost(n)=crit(i)*delay_cost(n)+(1-crit(i))*cong_cost(n)

Crit(i)=1-slack(i)/D;

Crit(i)表示从起点到第i个终点这条路径的关键度；delay_cost(n)表示节点n的延时代价；cong_cost(n)表示节点n的拥塞代价；D是电路关键时序路径的最大延时，slack(i)是线网的起点到第i个终点间满足最大延时D限制的延时裕量。

cong_cost(n)=b(n)*p(n)*h(n)

b(n):由本身物理特性决定的节点n的基本代价；p（n）:由拥挤度决定的节点n的当前代价；h（n）:节点n的历史累计代价；

上述是典型的FPGA集成电路布线模块的时序驱动布线方式。在路径搜索的过程中，可以根据用户设计，自动生成满足约束条件的路径，但是在时序驱动布线完成后，用户经常会根据时序报告对一些信号路径进行调整，怎样基于用户调整的信号进行时序布线改善时序性能是急需解决的问题。

发明内容

本发明要解决的技术问题是怎样在完成时序驱动布线过程后，根据用户需求调整信号布线路径改善时序性能，使用户电路在满足时序约束的前提下，工作速度更快，性能更好,提出了一种提高时序性能的布线方法及装置。

为解决该问题，本发明所采用的技术方案是：

一种提高时序性能的布线方法，包括以下步骤：