[发明专利]一种屏蔽栅MOSFET及制作方法有效
| 申请号： | 202111025942.1 | 申请日： | 2021-09-02 |
| 公开（公告）号： | CN113851523B | 公开（公告）日： | 2022-12-13 |
| 发明（设计）人： | 李伟聪;姜春亮;雷秀芳 | 申请（专利权）人： | 深圳市威兆半导体股份有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/423;H01L29/78;H01L21/336 |
| 代理公司： | 深圳市嘉勤知识产权代理有限公司 44651 | 代理人： | 帅进军 |
| 地址： | 518000 广东省深圳市南山区桃源街道福*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 屏蔽 mosfet 制作方法 | ||
【权利要求书】：
1.一种屏蔽栅MOSFET的制作方法，其特征在于，包括：
提供第一导电类型的漂移区，在所述漂移区的顶部制作沟槽；
在所述漂移区的顶面以及所述沟槽的表面制作第一氧化层；
在所述第一氧化层的表面制作第一多晶硅层，所述第一多晶硅层填充满所述沟槽；
对所述第一多晶硅层进行第一刻蚀，使所述第一多晶硅层的顶面低于所述漂移区的顶面；
在未被所述第一多晶硅层覆盖的所述第一氧化层的表面制作保护层；
对所述第一多晶硅层进行第二刻蚀，使所述第一多晶硅层的顶面与所述保护层之间形成窗口，以使所述第一氧化层的一部分暴露于所述窗口；
去除暴露在所述窗口的第一氧化层，并去除所述保护层；
在所述第一多晶硅层的顶面制作第三氧化层，在所述沟槽的侧壁制作栅氧化层，所述栅氧化层位于所述窗口处，且所述栅氧化层的厚度小于所述第一氧化层的厚度；
在所述第三氧化层上制作第二多晶硅层，使所述第二多晶硅层填满所述沟槽；
去除所述漂移区的顶面的所述第一氧化层，并在所述漂移区位于所述第二多晶硅层两侧的顶面制作第二导电类型的体区；
在所述体区的顶部靠近所述第二多晶硅层的一侧制作第一导电类型的第一掺杂区；
制作源极，使所述体区和所述第一掺杂区均与所述源极连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市威兆半导体股份有限公司，未经深圳市威兆半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111025942.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
