[发明专利]用于两方安全选择的布尔电路

权利要求书

1.一种用于两方安全选择的布尔电路，所述布尔电路用于根据选择比特在第一数据和第二数据中进行选择，所述布尔电路包括：准备输入电路、选择电路和准备输出电路；

所述准备输入电路，用于确定第一数据对应的包括n个比特的第一比特串，确定第二数据对应的包括n个比特的第二比特串，确定选择比特；

所述选择电路，包括并列的n个选择单元，每个选择单元利用单个与门，根据所述选择比特，针对所述第一比特串和所述第二比特串中的属于同一位的两个比特进行选择；

所述准备输出电路，用于从所述选择电路接收选择结果，将所述选择结果拆分为分片的形式，使得第一方得到所述选择结果的第一分片，第二方得到所述选择结果的第二分片。

2.如权利要求1所述的布尔电路，其中，所述第一数据以分片形式分布在所述第一方和第二方；所述准备输入电路包括n个第一异或门，第一异或门用于对第一数据的第一方分片和第一数据的第二方分片的对应比特进行异或运算。

3.如权利要求1所述的布尔电路，其中，所述第二数据以分片形式分布在所述第一方和第二方；所述准备输入电路包括n个第二异或门，第二异或门用于对第二数据的第一方分片和第二数据的第二方分片的对应比特进行异或运算。

4.如权利要求1所述的布尔电路，其中，所述准备输入电路包括补齐电路；

所述补齐电路用于确定所述第一数据的位数与所述第二数据的位数之中的最大值，将该最大值确定为n。

5.如权利要求4所述的布尔电路，其中，所述补齐电路还用于在所述第一数据的位数与所述第二数据的位数不同时，从所述第一数据和所述第二数据中选择位数较少的数据，将该位数较少的数据高位补0，以补至n位。

6.如权利要求1所述的布尔电路，其中，所述选择比特以分片形式分布在所述第一方和第二方；所述准备输入电路包括一个第三异或门，第三异或门用于对选择比特的第一方分片和选择比特的第二方分片进行异或运算。

7.如权利要求1所述的布尔电路，其中，所述选择单元包括：第四异或门、第一与门和第五异或门；

所述第四异或门，用于对所述第一比特串和所述第二比特串中的属于同一位的两个比特进行异或运算，输出第一中间结果；

所述第一与门，用于对所述第一中间结果和所述选择比特进行与运算，输出第二中间结果；

所述第五异或门，用于对所述第二中间结果和所述两个比特中属于第二比特串的比特进行异或运算，输出结果作为所述选择结果对应位的比特。

8.如权利要求1所述的布尔电路，其中，所述准备输出电路还包括n个第六异或门；所述第六异或门用于从所述第一方接收包括n个比特的所述选择结果的第一分片，对所述选择结果和所述第一分片的对应比特进行异或运算，输出所述选择结果的第二分片。

9.如权利要求1所述的布尔电路，其中，所述布尔电路采用混淆电路或GMW的执行方式。

10.一种计算机可读存储介质，其上存储有计算机程序，当所述计算机程序在计算机中执行时，令计算机实现权利要求1-9中任一项的所述的布尔电路。

11.一种计算设备，包括存储器和处理器，所述存储器中存储有可执行代码，所述处理器执行所述可执行代码时，实现权利要求1-9中任一项的所述的布尔电路。