[发明专利]集成电路器件和包括该集成电路器件的电子系统

说明书

提供了集成电路器件和包括其的电子系统。所述集成电路器件可以包括：栅极堆叠件，所述栅极堆叠件在所述衬底上在可以平行于衬底的主表面的第一方向上延伸，所述栅极堆叠件包括在可以垂直于所述衬底的所述主表面的垂直方向上彼此交叠的多个栅电极；沟道结构，所述沟道结构在所述垂直方向上延伸穿过所述栅极堆叠件；字线切割开口，所述字线切割开口在所述垂直方向上延伸穿过所述栅极堆叠件并且在所述第一方向上延伸；以及上支撑层，所述上支撑层位于所述栅极堆叠件上，并且包括在所述垂直方向上与所述字线切割开口交叠的孔。所述沟道结构的上表面与所述上支撑层的下表面接触。

相关申请的交叉引用

本申请基于并要求于2020年9月24日在韩国知识产权局提交的韩国专利申请No.10-2020-0124070的优先权，通过引用将其公开内容全部并入本文。

技术领域

本发明构思涉及集成电路器件和包括该集成电路器件的电子系统，更具体地，涉及包括非易失性垂直存储器件的集成电路器件和包括该非易失性垂直存储器件的电子系统。

背景技术

对于性能和制造成本来说，增加集成电路器件的集成度会是有益的。因为二维存储器件的集成度取决于单位存储单元占据的面积，所以其可能受到精细图案形成技术的水平的影响。然而，昂贵的设备可以用于形成精细图案，并且芯片裸片的面积可能受到限制，因此二维存储器件的集成度的增加会受到限制。

发明内容

本发明构思的一些实施例提供了具有优异的电特性的集成电路器件。集成电路器件可以通过这样的方法制造，其中，在垂直存储器件中，可以首先在沟道孔中形成绝缘牺牲层而不是导电材料层，然后可以蚀刻字线切口，从而减少或可能抑制由于在蚀刻工艺期间等离子体离子倾斜而导致的缺陷的发生。本发明构思的一些实施例还提供了包括该集成电路器件的电子系统。

本发明构思的目的/优点可以不限于上述内容，并且本领域普通技术人员将根据下面的描述清楚地理解这里未描述的其他目的/优点。

根据本发明构思的一些实施例，集成电路器件可以包括：衬底(例如，半导体衬底)；第一栅极堆叠件，在上基体层上在第一方向和第二方向上延伸，所述第一方向和所述第二方向可以平行于所述半导体衬底的主表面(例如，下表面)并且可以彼此交叉，所述第一栅极堆叠件包括在可以垂直于所述主表面的第三方向上交替地堆叠的多个第一栅电极和多个第一绝缘层；第二栅极堆叠件，在所述第一栅极堆叠件上在所述第一方向和所述第二方向上延伸，所述第二栅极堆叠件包括在所述第三方向上交替地堆叠的多个第二栅电极和多个第二绝缘层；第一沟道孔，在所述第三方向上延伸穿过所述第一栅极堆叠件；第二沟道孔，在所述第三方向上延伸穿过所述第二栅极堆叠件并且延伸成布置在所述第一沟道孔上；沟道结构，位于所述第一沟道孔和所述第二沟道孔中(例如，填充所述第一沟道孔和所述第二沟道孔)；字线切割开口，可以在所述第三方向上延伸穿过所述第一栅极堆叠件和所述第二栅极堆叠件并且可以在所述第一方向上延伸；上支撑层，位于所述第二栅极堆叠件上，并且包括多个孔部分，所述多个孔部分中的每个孔部分在所述第三方向上与所述字线切割开口交叠，并且包括位于所述第二栅极堆叠件中的一部分；以及绝缘结构，位于所述字线切割开口和所述多个孔部分中(例如，填充所述字线切割开口和所述多个孔部分)，其中，所述沟道结构的上表面(例如，最上表面)与所述上支撑层的下表面(例如，最下表面)接触。并且，所述沟道结构的最上表面的高度水平高于所述多个孔部分的每一个的下表面或下端(例如，最下表面或最下端)的高度水平。

根据本发明构思的一些实施例，集成电路器件可以包括：栅极堆叠件，在所述半导体衬底上在平行于衬底(例如，半导体衬底)的主表面(例如，下表面)的第一方向上延伸，所述栅极堆叠件包括在可以垂直于所述主表面的垂直方向上彼此交叠的多个栅电极；沟道结构，在所述垂直方向上延伸穿过所述栅极堆叠件；字线切割开口，可以在所述垂直方向上延伸穿过所述栅极堆叠件并且可以在所述第一方向上延伸；以及上支撑层，位于所述栅极堆叠件上并且包括在所述垂直方向上与所述字线切割开口交叠的孔部分，其中，所述沟道结构的上表面(例如，最上表面)与所述上支撑层的下表面(例如，最下表面)接触。