[发明专利]存储器件

说明书

一种存储器件包括存储块和外围电路，每个所述存储块包括存储单元，所述外围电路控制所述存储块并对每个所述存储块执行擦除操作。每个存储块包括：堆叠在衬底上的字线，垂直于所述衬底的上表面延伸并且穿透所述字线的沟道结构，以及设置在所述衬底上并且连接到所述沟道结构的源极区。在向目标存储块的所述源极区输入擦除电压的擦除操作期间，所述外围电路在第一时间点使第一字线的电压从第一偏压减小到第二偏压，以及在不同于所述第一时间点的第二时间点使不同于所述第一字线的第二字线的电压从第三偏压减小到第四偏压。

相关申请的交叉引用

本申请要求于2020年9月22日向韩国知识产权局提交的韩国专利申请No.10-2020-0122197的优先权，出于所有目的，其全部公开内容通过引用并入本文。

技术领域

本公开涉及存储器件。

背景技术

存储器件可以提供写入和擦除数据或读取所记录的数据的功能。为了准确地读取被写入存储器件的数据，需要根据被写入每个存储单元的数据来适当地控制阈值电压的分布。如果在擦除所记录的数据的擦除操作之后没有适当地控制存储单元的阈值电压的分布，则编程操作之后的存储单元的分布也可能变差，并且存储器件的性能可能下降。

发明内容

一方面提供了一种存储器件，该存储器件在擦除操作期间将输入到与存储单元连接的字线的电压从第一偏压降低到第二偏压，从而显著降低在擦除操作中字线与沟道层之间的耦合分量(coupling component)的影响，并且减小存储单元的阈值电压分布的变化，从而改善存储器件的性能。

根据一个或更多个示例实施例的一方面，提供了一种存储器件，包括：单元区域，在所述单元区域中设置有多个存储块，每个存储块包括多个存储单元；以及外围电路区域，所述外围电路区域包括外围电路，所述外围电路控制所述多个存储块并且被配置为以所述多个存储块中的每个存储块为单位执行擦除操作，其中，所述多个存储块中的每个存储块包括：堆叠在衬底上的多条字线，沿垂直于所述衬底的上表面的第一方向延伸并穿透所述多条字线的多个沟道结构，以及设置在所述衬底上并且连接到所述多个沟道结构的源极区，并且所述外围电路被配置为：在向所述多个存储块当中的目标存储块的所述源极区提供擦除电压的所述擦除操作期间，在第一时间点使第一字线的电压从第一偏压减小到第二偏压，并且在不同于所述第一时间点的第二时间点使不同于所述第一字线的第二字线的电压从第三偏压减小到第四偏压。

根据一个或更多个示例实施例的另一方面，提供了一种存储器件，包括：多条字线，所述多条字线堆叠在衬底上；多个沟道结构，所述多个沟道结构在垂直于所述衬底的上表面的第一方向上延伸并且穿透所述多条字线；源极区，所述源极区设置在所述衬底上并且连接到所述多个沟道结构；多个分隔层，所述多个分隔层将所述多条字线划分为多个存储块；以及外围电路，所述外围电路被配置为在以所述多个中的每个存储块为单位执行的擦除操作中向所述源极区输入擦除电压，其中，所述多条字线包括第一字线组和第二字线组，所述第一字线组和所述第二字线组均包括两条或更多条字线，所述第二字线组在所述第一方向上设置在所述第一字线组与所述衬底之间，并且所述外围电路进一步被配置为在所述源极区的电压增加到所述擦除电压时向所述第一字线组和所述第二字线组输入相同的电压，以及在所述源极区的电压保持在所述擦除电压时，比使输入到所述第二字线组的电压减小更早地使输入到所述第一字线组的电压减小。