[发明专利]锁相环设备和操作该设备的方法

说明书

一种锁相环设备可以包括：频率调制电路，被配置为基于输入信号输出通过将输入信号的频率乘以预定比率所获得的参考信号；Σ–Δ调制器，被配置为以与参考信号的频率成比例的次数来输出关于多个分频比率中的一个的分频比率信息；以及锁相环(PLL)电路，被配置为基于命令信号来确定是否激活，并且在激活时基于分数分频来执行锁相操作，该分数分频基于参考信号和分频比率信息。

对相关申请的交叉引用

本申请基于在2020年9月21日向韩国知识产权局提交的韩国专利申请第10-2020-0121790号并且要求其优先权，该韩国专利申请的公开内容通过引用整体并入于此。

技术领域

本公开的技术构思涉及锁相环，并且更具体地，涉及锁相环设备和操作该锁相环设备的方法。

背景技术

锁相环(PLL)电路或具有PLL电路的时钟发生器可以生成锁相时钟信号。例如，时钟信号可以用于在发送器处发送数据或在接收器处恢复数据。在这种情况下，PLL电路可以被划分为环形PLL电路、电感器-电容器(LC)PLL电路等。

近来，为了改善PLL电路的噪声特性，通过亚采样(sub-sampling)来锁定时钟信号的相位的技术已经被应用于PLL电路。在亚采样操作期间，分频器不对时钟信号进行分频(divide)，并且因此，在执行分数分频(fractional division)操作中存在限制。为了解决该限制，引入了下述技术：该技术使得能够在亚采样操作期间使用数字至时间转换器进行分数分频。然而，由于受限的分辨率和量化噪声，存在时钟发生器的性能劣化的问题。

发明内容

本公开的技术构思要解决的问题是提供一种具有改善的量化噪声的高效的锁相环设备。

为了解决上述问题，根据本公开的实施例的锁相环设备可以包括：频率调制电路，被配置为基于输入信号输出通过将输入信号的频率乘以预定比率所获得的参考信号；Σ–Δ(sigma-delta)调制器，被配置为以与参考信号的频率成比例的次数来输出关于多个分频比率中的一个的分频比率信息；以及锁相环(PLL)电路，被配置为基于命令信号来确定是否激活，并且在激活时基于分数分频来执行锁相操作，该分数分频基于参考信号和分频比率信息。

另外，根据本公开的操作锁相环设备的方法可以包括：基于输入信号生成通过将输入信号的频率乘以预定比率所获得的参考信号；以与参考信号的频率成比例的次数来输出关于多个分频比率中的一个的分频比率信息；接收与是否执行锁相操作相关联的命令信号；以及在命令信号指令执行锁相操作的情况下，基于分数分频来执行锁相操作，该分数分频基于参考信号和分频比率信息。

另外，锁相环系统可以包括：控制器，被配置为基于操作模式来生成指示是否执行锁相操作的命令信号；以及锁相环设备，被配置为基于输入信号生成通过将输入信号的频率乘以预定比率所获得的参考信号，以与参考信号的频率成比例的次数来生成关于多个分频比率中的一个的分频比率信息，接收命令信号，以及在命令信号指令执行锁相操作的情况下，基于分数分频来执行锁相操作，该分数分频基于参考信号和分频比率信息。

附图说明

从以下结合附图进行的详细描述中，将更加清楚地理解本公开的实施例，在附图中：

图1是示出根据实施例的包括锁相环设备和控制器的锁相环系统的配置的图；

图2A是示出根据实施例的电压控制振荡器的时钟信号和参考信号的逻辑的图，以及图2B是示出生成分数分频比率以用于基于分数分频来执行锁相操作的示例的图；

图3是示出根据实施例的锁相环电路的图；

图4是示出根据实施例的频率调制电路的图，以及图5是示出根据另一实施例的频率调制电路的图；

图6A是示出根据比较实施例的分频比率信息的图，以及图6B是示出根据图4或图5的基于参考信号输出的分频比率信息的图；