[发明专利]基于预读取和分支判断机制的存储器数据快速读取装置

权利要求书

1.一种基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述存储器数据快速读取装置包括：处理器、APB总线模块、存储器、预处理模块；其中，

所述处理器与APB总线模块通过ADDR地址信号、DATA数据信号和SEL片选信号进行数据交互；

所述处理器与预处理模块通过ADDR地址信号和WR/RD读写信号进行交互；

所述APB总线模块与存储器通过PRDATA读信号、PSEL片选信号和PENABLE使能信号进行交互；所述预处理模块与存储器通过ADDR地址信号和WR/RD读写信号进行交互；

所述基于预读取和分支判断机制的存储器数据快速读取装置的工作过程如下：

(1)预读取环节

预处理模块接收来自处理器的ADDR地址信号，对处理器的地址进行判断，如果地址属于存储器，则将ADDR地址信号在APB总线T1周期送到存储器接口，并进行默认读操作，存储器提前进行数据读取操作；

(2)分支判断环节

在T1周期预处理模块进行分支判断，如果来自处理器的WR/RD读写信号是读操作，则不做任何操作，如果来自处理器的WR/RD读写信号是写操作，则通过改变WR/RD信号告知存储器放弃读取的数据；

(3)数据读取环节

在T2周期，如果是读操作，存储器已经准备好数据并发送到DATA总线，APB接口直接将PENABLE使能信号置位，提前直接读走数据；

(4)周期结束环节

在T3阶段中，PSEL片选信号无效，切断APB总线与存储器之间的通讯，完成一次读操作。

2.如权利要求1所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述预读取环节中，处理器发送包含所要读取存储器地址的ADDR地址信号，预处理模块接收到该存储器地址后对地址进行译码，判断是否是存储器的地址域。

3.如权利要求2所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述预读取环节中，如果该存储器地址不属于存储器的地址范围，则不对存储器进行地址传送；如果该存储器地址为存储器的地址范围，则进行预读取操作。

4.如权利要求3所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述预读取环节中，预处理模块在接收到属于存储器的存储器地址后，默认处理器的的WR/RD读写信号是进行读操作，在处理器WR/RD读写信号有效前就提前产生读信号对存储器进行读操作。

5.如权利要求4所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述预读取环节中，预处理模块在APB总线的T1周期输出ADDR地址信号和RD读信号给存储器。

6.如权利要求5所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述分支判断环节中，APB总线的T1周期内，预处理模块还判断处理器当前的WR/RD读写信号，如果是写操作，则中止存储器的读操作，丢弃存储器读出的数据。

7.如权利要求5所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述分支判断环节中，APB总线的T1周期内，预处理模块还判断处理器当前的WR/RD读写信号，如果是读操作，则不做任何操作。

8.如权利要求7所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述数据读取环节中，如果是读操作，则在APB总线的T2周期内，将存储器准备好的数据送到APB总线上供处理器进行读取。

9.如权利要求1所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述方法增加了分支判断机制，总线在T1周期接收到地址有效的信号后为了节省操作时间，默认判断为处理器读操作，对存储器进行预读取操作，如果处理器为写操作，则通过分支判断功能将读操作中止，总线改为写操作。

10.如权利要求1所述的基于预读取和分支判断机制的存储器数据快速读取装置，其特征在于，所述方法在APB接口总线的基础上进一步提高总线对于存储器的访问读取速度，解决由于存储器操作延迟和总线操作周期带来的访问速度的限制，满足系统高速处理数据的需求。