[发明专利]一种高速高压大电流调制电路

权利要求书

1.一种高速高压大电流调制电路，其特征是包括死区控制电路（1）、高边驱动电路（2）、主功率开关管（3）、储能单元（4）、低边驱动电路（5）、泄放电路（6）、时序保护电路（7）、栅极偏置电路（8）和功放器件（9），总电路信号输入端连接死区控制电路（1）信号输入端，死区控制电路（1）的1#信号输出端连接高边驱动电路（2）信号输入端，2#信号输出端连接泄放电路（6）信号输入端，2#信号输出端连接低边驱动电路（5）信号输入端，低边驱动电路（5）驱动信号输出端连接泄放电路（6）驱动信号输入端，高边驱动电路（2）驱动信号输出端连接主功率开关管（3）驱动信号输入端，主功率开关管（3）调制电压输出端连接泄放电路（6）和连接功放器件（9）的调制电压输入端，储能单元（4）的能量输出端连接主功率开关管（3）的能量输入端，栅极偏置电路（8）的偏置电压输出端连接功放器件（9）的偏置电压输入端，栅极偏置电路（8）和功放器件（9）的电压信号输出端连接时序保护电路（7）的电压信号输入端，时序保护电路（7）的控制信号输出端连接总电路信号输入端；

所述输入信号通过死区控制电路（1）变为两路互补信号，分别经过高边驱动电路（2）和低边驱动电路（5）进行驱动放大，分别为主功率开关管（3）和泄放电路（6）提供驱动信号；主功率开关管（3）和泄放电路（6）在E点相连，为功放器件（9）提供漏极调制电压；

储能单元（4）为主功率开关管（3）提供能量；

栅极偏置电路（8）为功放器件（9）的栅极提供偏置电压；

时序保护电路（7）通过检测栅极偏置电路（8）的供电电压或功放器件（9）的栅极电压，控制输入信号，从而控制功放器件（9）的漏极电压；

所述死区控制电路（1）包括分压及RC延迟电路（10）、同相迟滞比较器（11）和反相迟滞比较器（12），所述分压及RC延迟电路（10）包括R1电阻、R2电阻、R3电阻、R4电阻、C1电容、C2电容，R3电阻和C1电容串联，一端接地，另一端与R1电阻串联连接同相迟滞比较器（11），R4电阻和C2电容串联，一端接地，另一端与R2电阻串联连接反相迟滞比较器（12），根据同相迟滞比较器（11）和反相迟滞比较器（12）的门限电平，调整分压及RC延迟电路（10）的电容电阻取值设置死区时间；所述同相迟滞比较器（11）和反相迟滞比较器（12）采用集成芯片实现，或者分别采用具有迟滞功能的同相缓冲器和反相缓冲器实现。

2.根据权利要求1所述的一种高速高压大电流调制电路，其特征是所述高边驱动电路（2）采用自举结构，耐压等级大于等于功放器件（9）漏极供电的峰值电压；高边驱动电路（2）提高开关速度并减小主功率开关管（3）的导通电阻，或者增加晶体管或MOSFET图腾柱结构。

3.根据权利要求1所述的一种高速高压大电流调制电路，其特征是所述主功率开关管（3）为N沟道MOSFET，其电流等级同时满足功放器件的平均电流和瞬时电流，或者采用多个开关管并联结构。

4.根据权利要求1所述的一种高速高压大电流调制电路，其特征是所述泄放电路（6）由泄放电阻和泄放开关管串联组合，两者的电流等级满足功放器件的瞬时电流，其中泄放开关管采用N沟道MOSFET。

5.根据权利要求1所述的一种高速高压大电流调制电路，其特征是所述储能单元（4）包括储能电容和陶瓷电容，储能电容采用钽电容或电解电容，采用串联结构进一步提高电压等级；所述陶瓷电容就近主功率开关管放置。

6.根据权利要求1所述的一种高速高压大电流调制电路，其特征是所述时序保护电路（7）包括分压及RC延迟电路（13）和逻辑执行电路（14），包括其VEE检测信号是栅极偏置电路（8）的供电电压或者功放器件（9）的栅极电压；分压及RC延迟电路（13）用于设置栅极电压保护点以及保护时间；逻辑执行电路（14）用于在功放器件（9）的栅极电压异常情况下关闭输入。

7.根据权利要求1所述的一种高速高压大电流调制电路，其特征是所述栅极偏置电路（8）具有双向电流能力，采用线性稳压器或运算放大器构成。