[发明专利]用于更纤薄且更快的引导的提早平台强化技术

说明书

本申请公开了用于更纤薄且更快的引导的提早平台强化技术。系统、装置和方法可提供响应于处理器的重置而初始化该处理器的静态随机存取存储器(SRAM)、将SRAM分配给一项或多项安全性实施操作、并在基本输入输出系统(BIOS)阶段完成之前触发对该一项或多项安全性实施操作的多线程执行的技术。在一个示例中，多线程执行独立于动态RAM(DRAM)初始化而被触发。

相关申请的交叉引用

本申请要求2020年9月30日提交的印度临时专利申请第202041042509号的优先权权益。

技术领域

实施例总体上涉及计算平台中的安全性。更具体地，实施例涉及用于更纤薄且更快的引导的提早平台强化技术。

背景技术

在当前系统中，所有安全性实施均在基于DRAM(动态随机存取存储器)的存储器可用于芯片组消耗之后的“后存储器阶段”期间被处置。因此，BIOS(基本输入输出系统，例如引导固件)流程必须等待基于DRAM的存储器可用，这会消耗更多时间来进行安全性实施。

附图说明

通过阅读以下说明书和所附权利要求书并通过参考以下附图，实施例的各种优势对本领域技术人员将变得显而易见，在附图中：

图1是根据实施例的计算系统上的固件的示例的框图；

图2是根据实施例的引导架构的示例的框图；

图3是根据实施例的预重置引导序列的示例的图示；

图4是根据实施例的存储器层级结构的存储器访问响应时间的示例的图示；

图5是根据实施例的安全性通信流程的示例的图示；

图6是根据实施例的芯片组编程流程的示例的图示；

图7是传统安全性初始化和根据实施例的安全性初始化的示例的对比性图示；

图8是根据实施例的安全性认证转移的示例的图示；

图9A-图9C是根据实施例进行硅初始化的方法的示例的流程图；

图10是根据实施例的性能增强的计算系统的示例的框图；

图11是根据实施例的半导体封装设备的示例的图示；

图12是根据实施例的处理器的示例的框图；以及

图13是根据实施例的基于多处理器的计算系统的示例的框图。

具体实施方式

随着越来越多的消费电子设备连接到互联网并每秒传输数万亿数据，设备制造商面临着设计安全平台(考虑硬件、固件和软件)以确保平台安全的挑战。

实施例通过提早强化平台并因此减少产品制造商(例如，原始设备制造商/ODMs和/或原始设备制造商/OEMs)引导加载程序侧的部分的努力，针对现代需求实现更纤薄且更快的引导块，以确保安全SoC(芯片上系统)引导和安全平台。

在典型的平台上，SPI(串行外围接口)闪存被映射到主机处理器的4GB存储器的顶部，以便在CPU(中央处理单元)重置后，引导加载程序代码从SPI闪存解码的地址(恰在4GB之下)开始执行。

平台的BIOS(基本输入输出系统)通常分为四个执行阶段，如图1中的固件布局20所示：

预CPU重置——该阶段在由相关固件组件将CPU从重置中释放之前；

初始引导块加载程序(IBBL)——该阶段从共享静态RAM(SRAM)运行，该RAM由主机CPU和安全性控制器(例如，CS(M)E/融合的安全性和(可管理性)引擎或TXE/可信执行引擎)共享，映射到4GB存储器区域的顶部；