[发明专利]基于cache的缓存数据处理方法、存储介质及芯片

说明书

本发明涉及数据缓存技术领域，公开了一种基于cache的缓存数据处理方法、存储介质及芯片。基于cache的缓存数据处理方法包括：遍历第一缓存队列的第一地址查询表；根据每个缓存行的内存块起始地址，确定满足内存地址连续条件的缓存行作为候选缓存行；根据各个候选缓存行的缓存长度及预设长度阈值，处理每个候选缓存行的缓存数据。本实施例能够根据内存块起始地址的连续性，结合各个候选缓存行的缓存长度处理每个候选缓存行的缓存数据，避免在淘汰缓存数据时容易将地址连续的多个缓存行的缓存数据予以淘汰，避免在下次访问时，花费较多加载时间加载已被刷掉的地址连续的多个缓存行的缓存数据。

技术领域

本发明涉及数据缓存技术领域，具体涉及一种基于cache的缓存数据处理方法、存储介质及芯片。

背景技术

高速缓冲存储器(cache)技术是现代处理器设计中核心技术之一，有效地解决了处理速度和内存速度之间的匹配问题。cache用于缓存内存的缓存数据(缓存数据)。主设备访问内存时，可转移至cache进行访问，从cache抓取缓存数据。当cache存储空间已满，便需要淘汰cache中已加载的缓存数据。

现有技术可提供各类cache淘汰算法以淘汰缓存数据，但是，现有cache淘汰算法都是孤立地确定单个缓存行的缓存情况，并根据单个缓存行的缓存情况，确定是否淘汰该单个缓存行的缓存数据，缓存情况包括访问频率、指定时长的访问次数或写入时间等。

然而，在主设备访问内存的连续性较强的应用场景中，现有cache淘汰算法容易将内存块起始地址连续且对应一个或多个内存的缓存数据予以淘汰，然而，cache控制器将内存块起始地址连续且对应多个内存的缓存数据从内存加载到cache时，需要花费较多的加载时间。当上述多个缓存数据被淘汰，且主设备下次需要使用上述多个缓存数据时，cache控制器又需要较多时间将其从内存加载到cache中，从而降低数据访问效率。

发明内容

本发明实施例的一个目的旨在提供一种基于cache的缓存数据处理方法、存储介质及芯片，用于解决现有技术存在的上述技术缺陷。

在第一方面，本发明实施例提供一种基于cache的缓存数据处理方法，包括：

遍历第一缓存队列的第一地址查询表，所述第一缓存队列包括多个缓存行，每个所述缓存行的缓存长度可变，每个所述缓存行用于存储映射内存的缓存数据，所述第一地址查询表包括与每个所述缓存行对应的内存块起始地址；

根据每个所述缓存行的内存块起始地址，确定满足内存地址连续条件的缓存行作为候选缓存行；

根据各个所述候选缓存行的缓存长度及预设长度阈值，处理每个所述候选缓存行的缓存数据。

可选地，所述根据各个所述候选缓存行的缓存长度及预设长度阈值，处理每个所述候选缓存行的缓存数据包括：

自起始候选缓存行开始，按照地址连续顺序累加每个候选缓存行的缓存长度，得到每次累加后的长度结果；

判断每次累加后的长度结果是否大于预设长度阈值；

若是，将参与累加过程的候选缓存行作为目标缓存行，处理每个所述目标缓存行的缓存数据；

若否，继续按照地址连续顺序累加每个候选缓存行的缓存长度。

可选地，所述处理每个所述目标缓存行的缓存数据包括：

获取第二缓存队列及第二地址查询表；

将全部所述目标缓存行的缓存数据转移至所述第二缓存队列中的参考缓存行，并更新所述第一地址查询表及所述第二地址查询表。

可选地，在遍历第一缓存队列的第一地址查询表之前，方法还包括：

根据待加载缓存数据的缓存长度与预设长度阈值，确定目标缓存队列；