[发明专利]一种与ZnO-V2

说明书

本发明公开了一种与ZnO‑V₂O₅系压敏电阻共烧的纯银内电极及其制备方法与应用，包括如下原料：银单质、玻璃粉和瓷体粉，其中，瓷体粉包括如下成分：氧化锌、钒酸铵盐和二氧化硅。本发明在传统纯银内电极原料中添加玻璃粉及瓷体粉，两者协同作用可较好地抑制纯银内电极在烧结过程中的烧损及扩散，且能够较好地解决银浆与瓷体粉烧结收缩不匹配的问题，提高与瓷体粉的结合性；采用本发明方案的瓷体粉的烧结温度低可与压敏电阻整体共烧，大大降低了成本，同时，瓷体粉中采用锌钒系原料，降低了烧结温度，进一步节约了成本；此外，各原料简单易得，生产成本低廉。

技术领域

本发明属于压敏电阻技术领域，具体涉及一种与ZnO-V₂O₅系压敏电阻共烧的纯银内电极及其制备方法与应用。

背景技术

压敏电阻是一种具有非线性伏安特性的电阻器件，主要用于电路承受过压时进行电压钳位，吸收多余的电流以保护敏感器件。压敏电阻器与被保护的电器设备或元器件并联使用。按材料不同可分为：碳化硅压敏电阻、金属氧化物压敏电阻(如氧化锌等)、钛酸顿压敏电阻、硒化镉和硒压敏电阻等。其中，氧化锌压敏电阻是目前使用较多的一类压敏电阻，该类电阻具有通流密度大、响应速度快、限压能力强等特点，广泛应用于电子产品的静电放电(ESD)防护、防雷、抑制浪涌电流、消噪等领域。随着器件的小型化、微型化，使得电路中各种电子元件的驱动电压及耐压值逐渐下降，将导致由操作过电压、人体静电放电、电磁脉冲干扰等造成的整个电路出现误操作或损坏的几率大大增加。因此，急需开发出能应用于低压的电路保护的低压敏电压的压敏电阻器。

相关技术中，降低压敏电压的手段通常有：(1)通过掺杂来调节晶粒生长；(2)采用流延、层压制成多层片式结构降低压敏电阻的厚度来降低压敏电压。传统商用铋系压敏电阻自开发以来，由于优异的电学性能，在市场上始终占据主导地位。但是，由于 Bi的活性大，易导致内电极Ag⁺的迁移。此外，其组分复杂，烧结温度高，导致内电极只能使用较昂贵的Ag/Pd电极，大大增加了成本，加大了对设备的要求，难以应用于叠层片式压敏电阻的制备。且通过调整添加剂和工艺参数所能达到的最低烧结温度和压敏电压有限。而钒系压敏电阻能够在低温下烧结，从而能够与纯银内电极共烧，并且钒系压敏电阻晶界压敏电压较低，通过叠层片式化工艺，不仅能大大降低压敏电压，还能降低成本。然而现有的钒系压敏电阻的内电极易出现在烧结过程中扩散、烧损等问题，进而导致压敏电阻的综合性能欠佳。

本背景技术中所陈述内容并不代表承认其属于已公开的现有技术。

发明内容

本发明旨在至少解决上述现有技术中存在的技术问题之一。为此，本发明提出一种与ZnO-V₂O₅系压敏电阻共烧的纯银内电极，能够抑制其在烧结过程中的烧损及扩散。

本发明还提出一种具有上述与ZnO-V₂O₅系压敏电阻共烧的纯银内电极的制备方法。

本发明还提出一种具有上述与ZnO-V₂O₅系压敏电阻共烧的纯银内电极的应用。

根据本发明的一个方面，提出了一种与ZnO-V₂O₅系压敏电阻共烧的纯银内电极，包括如下原料：银单质、玻璃粉和瓷体粉，其中，瓷体粉包括如下成分：氧化锌、钒酸铵盐和二氧化硅。