[发明专利]基于2T1M的忆阻器编程及读取电路结构和电路编程读取方法

权利要求书

1.一种基于2T1M的忆阻器编程及读取电路结构，其特征在于，包括若干2T1M组件、地址寄存器address_reg和第一驱动信号组{wl}、第二驱动信号组{wl-}；所述地址寄存器address_reg分别接收输入脉冲信号V_s、时钟信号clk和控制寄存器的输出信号ctrol_information；所述每个2T1M组件包括两个相对设置的MOS管和一个忆阻器，具体连接方式包括以下两种：

(1)、上部T1采用NMOS管，下部T2采用PMOS管，忆阻器的非掺杂端与T1、T2的S极相连，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}；

(2)、上部T1采用PMOS管，下部T2采用NMOS管，忆阻器的掺杂端连接T1、T2的S极，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}；

所述2T1M组件以行列形式排列，其中每一行2T1M组件共用第一驱动子信号wl和第二驱动子信号wl-；每一列2T1M组件中T1、T2的左端点共用输入脉冲信号，忆阻器的输出端共同连接至脉冲信号V_d的输入端；

所述读取电路包括输入信号组{V_in}，负载组{R}和输出信号组{V_out}；所述每一列2T1M组件共用一个读取电路，在同一列中每个忆阻器M的输入端输入信号V_in，各忆阻器输出端连接负载R后接地，读取每个忆阻器M的输出信号V_out并汇总，获得输出信号组{V_out}。

2.一种基于权利要求1所述忆阻器编程及读取电路结构的忆阻器编程方法，其特征在于，包括以下步骤：

步骤S1、基于预实验，获取采用的忆阻器M在V_s-V_d和V_d-V_s两种脉冲刺激下阻值随时间的变化曲线；

步骤S2、基于忆阻器M确定时钟信号clk，设置控制寄存器输出信号ctrol_infommation并输入至地址寄存器address_reg，选择某一列2T1M组件进行编程，由地址寄存器address_reg控制输入脉冲信号V_s和V_d；具体地，

步骤S2.1、当2T1M组件选择上部T1采用NMOS管，下部T2采用PMOS管时，脉冲在编程时设定方式为V_s-V_d，在格式化时设定方式为V_d-V_s；

步骤S2.2、当2T1M组件选择上部T1采用PMOS管，下部T2采用NMOS管时，脉冲在编程时设定方式为V_d-V_s，在格式化时设定方式为V_s-V_d；

步骤S3、开始编码时，通过外部驱动芯片控制第一驱动信号组{wl}，打开2T1M组件中所有上部{T1}，控制第二驱动信号组{wl-}，关闭2T1M组件中所有下部{T2}；对第一驱动信号组{wl}的设置方法具体包括：

(1)、当2T1M组件选择上部T1采用NMOS管，下部T2采用PMOS管时，脉冲信号在编程时设定方式为V_s-V_d，在格式化时设定方式为V_d-V_s；

步骤S3.1、基于忆阻器阻值随时间的变化曲线，获取某一列中待编程忆阻器从最小阻态到最大阻态所需要的最大周期T_max；

步骤S3.2、根据具体某一列所需的忆阻器目标阻态{M}，获取对应的忆阻器从最小阻态到达目标阻态{M}的时间{t}；

步骤S3.3、根据每个忆阻器所需的编程时间t，在忆阻器编程周期T_max内，时钟信号clk刺激的情况下，根据编程时间{t}调节驱动信号{wl}的占空比，持续打开2T1M中的{T1}；

(2)、当2T1M组件选择上部T1采用PMOS管，下部T2采用NMOS管时，脉冲信号在编程时设定方式为V_d-V_s，在格式化时设定方式为V_s-V_d；

步骤L3.1、基于忆阻器阻值随时间的变化曲线，获取某一列中待编程忆阻器从最小阻态到最大阻态所需要的最大周期T_max-；

步骤L3.2、根据具体某一列所需的忆阻器目标阻态{M}，获取对应的忆阻器从最大阻态到达目标阻态{M}的时间{t}；

步骤L3.3、根据每个忆阻器所需的编程时间t，在忆阻器编程周期T_max-内、时钟信号clk刺激的情况下，结合编程时间{t}调节驱动信号{wl}的占空比，持续打开2T1M中的{T1}；

步骤S4、提供脉冲输入信号V_s和V_d，对该列中忆阻器{M}进行脉冲刺激，对{M}完成定向编程；

步骤S5、重复步骤L2-L4，对所有列中的2T1M列中的忆阻器{M}完成编程；

步骤S6、结束编程后，启动读取电路，获取所有2T1M列的输出信号；

步骤S7、对编程电路中的2T1M结构中的忆阻器{M}进行格式化处理。