[发明专利]一种半浮栅器件的制作方法

说明书

本发明提供一种半浮栅器件的制作方法，提供衬底，衬底上设有源区，在有源区中形成N型掺杂深阱；刻蚀N型掺杂深阱形成U型槽；在U型槽中形成第一栅极结构；第一栅极结构包括依附于U型槽内壁的第一栅氧化层以及填充于U型槽中的栅极多晶硅；第一栅极结构与有源区形成接触口；覆盖多晶硅并平坦化；将平坦化后的衬底进光刻和刻蚀定义出有源区之间的STI区；填充STI区并对其进行表面平坦化。本发明通过先完成半浮柵多晶硅的沉积以及平坦化后，再进行有源区的曝光及隔离工艺。有效解决了嵌入式半浮柵工艺对逻辑工艺STI高度的影响，确保半浮柵工艺的隔离与逻辑工艺STI隔离的有效兼容。在现有的28LP/28HK工艺平台基础上开发制造嵌入式半浮柵器件产品。

技术领域

本发明涉及半导体技术领域，特别是涉及一种半浮栅器件的制作方法。

背景技术

半浮柵器件是一个全新的器件结构。与逻辑工艺兼容的半浮柵器件的制作工艺仍然在开发中，并没有成熟的工艺。就本发明中的半浮柵器件的半浮柵制作方式来讲，一般较多的工艺方法是在逻辑有源区制作流程(AA loop)完成后嵌入半浮柵工艺。即在浅沟槽隔离的化学机械研磨(STI CMP)后增加半浮柵工艺。由于器件的特殊结构，在半浮柵器件工艺过程中对浅沟槽隔离STI有严重损耗，会导致逻辑区域STI损耗严重，从而影响逻辑工艺器件性能，影响工艺兼容性。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半浮栅器件的制作方法，用于解决现有技术中的半浮栅工艺中STI损耗严重，进而影响工艺兼容性的问题。

为实现上述目的及其他相关目的，本发明提供一种半浮栅器件的制作方法，至少包括：

步骤一、提供衬底，所述衬底上设有源区，在所述有源区中形成N型掺杂深阱；刻蚀所述N型掺杂深阱形成U型槽；

步骤二、在所述U型槽中形成第一栅极结构；所述第一栅极结构包括依附于所述U型槽内壁的第一栅氧化层以及填充于所述U型槽中的栅极多晶硅；

步骤三、第一栅极结构与所述有源区形成接触口；

步骤四、覆盖多晶硅并平坦化；

步骤五、将平坦化后的衬底进光刻和刻蚀定义出有源区之间的STI区；

步骤六、填充所述STI区并对其进行表面平坦化。

优选地，步骤一中的所述U型槽的深度为50～100nm，宽度为30～50nm。

优选地，步骤一中形成的所述U型槽的底部为所述N型掺杂深阱的底部。

优选地，步骤一中的所述第二栅氧化层的厚度为4nm。

优选地，步骤三中采用依次光刻和刻蚀的方法，将所述U型槽端口处一侧的所述N型掺杂深阱上表面露出，形成与有源区连接的接触口。

优选地，步骤四中生长多晶硅层将所述接触口覆盖后，对所述多晶硅层进行平坦化。

优选地，步骤四之后、步骤五之前还包括步骤a、在包含第一栅极的有源区内的衬底上依次沉积第二栅氧化层和多晶硅，通过光刻、刻蚀形成第二栅极；所述第二栅极位于所述第一栅极之上；步骤b、在包含第二栅极的衬底上依次沉积第三栅氧化层和多晶硅，通过光刻、刻蚀形成第三栅极；所述第三栅极位于所述第一栅极和所述第二栅极一侧。

优选地，步骤a中形成的所述多晶硅的厚度为30～80nm。

优选地，步骤b中形成的所述多晶硅的厚度为30～80nm。