[发明专利]FinFET的阈值电压调节方法

说明书

本发明公开了一种FinFET的阈值电压调节方法，包括：步骤一、提供完成了第零层层间膜的化学机械研磨工艺的半导体衬底，半导体衬底上包括核心区和输入输出区；半导体衬底上形成有鳍体、浅沟槽隔离介质层、第一栅介质层和多晶硅伪栅，在输入输出区中，第一栅介质层直接作为输入输出FinFET的栅介质层；步骤二、将核心区的多晶硅伪栅去除；步骤三、进行阈值电压调节注入；在核心区，阈值电压调节注入穿过鳍体的顶部部分顶部的第一栅介质层；去除第一光刻胶图形，在输入输出区中第一栅介质层被保护；步骤四、对阈值电压调节注入的杂质进行退火激活；步骤五、进行金属栅置换工艺。本发明能避免阈值电压调节注入后对鳍体和输入输出FinFET的栅介质层产生损伤。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种鳍式场效应晶体管(FinField Effect Transistor，FinFET)的阈值电压调节方法。

背景技术

FinFET的形成工艺中包括进行阈值电压调节注入的步骤，用于对沟道区表面的掺杂浓度进行设定并从而使得器件的阈值电压符合要求。

如图1所示，是现有第一种FinFET的阈值电压调节方法中进行阈值电压调节注入时对应的器件结构示意图；现有第一种FinFET的阈值电压调节方法包括如下步骤：

提供半导体衬底101a，在半导体衬底101a上形成有通过对半导体衬底101a进行图形化刻蚀形成的鳍体101，鳍体101之间的间隔区域中填充有浅沟槽隔离介质层102，浅沟槽隔离介质层102通常为氧化层，通常在鳍体101之间的间隔区域的内侧表面还形成有内衬氧化层102a。

通常，搜索鳍体101的图形化刻蚀时还会采用硬质掩膜层，硬质掩膜层通常由氧化硅105和氮化硅叠加而成。

第一种现有方法是在去除所述硬质掩膜层的氮化硅之后，在仅保留氧化硅105的条件下进行阈值电压调节注入(Vt implant)并形成阈值电压调节注入区104；图1中标记103对应的箭头线表示阈值电压调节注入。

之后对阈值电压调节注入区104的杂质进行退火激活。

通常，在浅沟槽隔离介质层102形成之后还包括进行阱注入形成阱区的步骤，对阱区的退火能在阈值电压调节注入之后进行，这样能采用阱区的退火工艺同时实现对阈值电压调节注入区104的杂质激活。

之后会进行形成FinFET所需的后续步骤，包括：

进行鳍体101顶部露出(Fin reveal)工艺，主要是对鳍体101两侧的间隔区域中的浅沟槽隔离介质层102进行刻蚀使得浅沟槽隔离介质层102的顶部表面低于鳍体101的顶部表面，这样鳍体101的顶部部分会露出在浅沟槽隔离介质层102之上。

之后进行第一栅介质层的形成工艺。通常，在同一半导体衬底101a上会同时包括核心(Core)区和输入输出(IO)区，输入输出区的FinFET为输入输出FinFET，核心区的FinFET为核心FinFET。其中输入输出FinFET的栅介质层的厚度较厚，所以，通常输入输出区中会直接采用第一栅介质层作为后续的输入输出FinFET的栅介质层；而核心区中的第一栅介质层会在金属栅置换工艺中被去除并会重新形成核心FinFET所需的栅介质层，核心FinFET的栅介质层通常包括高介电常数(HK)材料。输入输出FinFET的栅介质层通常为氧化层并采用原位水汽生长工艺(ISSG)形成。

之后进行多晶硅循环(Poly loop)工艺步骤。多晶硅循环工艺中会形成多晶硅伪上的图形结构。

之后会利用多晶硅伪栅形成FinFET所需的侧墙、源漏区等，源漏区的形成工艺中包括嵌入式外延层的形成工艺。