[发明专利]一种数据存储设备及其串口通信优化方法

权利要求书

1.一种数据存储设备，其特征在于，包括CPLD核心芯片(1)、RS485收发芯片(2)、存储芯片(3)及电源转换模块(4)；所述电源转换模块(4)将外部电源提供的电压转换，为数据存储设备供电；所述RS485收发芯片(2)的一端通过RS485总线与外部发动机数控系统双向连接，CPLD核心芯片(1)通过设置的UART接口与RS485收发芯片(2)的另一端双向连接；所述存储芯片(3)包括主存储芯片(31)及备份存储芯片(32)，所述CPLD核心芯片(1)通过输出两个通道的I2C接口同时控制主存储芯片(31)、备份存储芯片(32)，实现UART接口到I2C接口的接口协议转换。

2.根据权利要求1所述的数据存储设备，其特征在于，所述数据存储设备还设有晶振单元(5)及指示灯模块(6)，所述晶振单元(5)为CPLD核心芯片(1)提供时钟信号；所述指示灯模块(6)连接CPLD核心芯片(1)，用于指示数据存储设备的工作状态。

3.根据权利要求1所述的数据存储设备，其特征在于，所述CPLD核心芯片内设有UART模块(11)、DATA_CTRL模块(12)及IIC模块(13)；所述UART模块(11)用于负责UART串行通信以及RS485收发芯片(2)的方向控制；

CPLD核心芯片(1)上设有外部接口rx、外部接口tx以及外部接口en485，UART模块映射到CPLD核心芯片(1)的外部接口rx、外部接口tx以及外部接口en485，进而连接到RS485收发芯片(2)的对应rx管脚、tx管脚及en485管脚，完成rx管脚上的串行数据输入、tx管脚上的串行数据输出、通过en485管脚的高低电平变换来控制RS485收发芯片(2)的接收发送状态切换；在UART模块(11)内部，根据串口波特率生成进行串并数据转换所需的时钟，根据串口波特率、数据位、校验位对外部接口rx输入至UART模块(11)的串行数据进行串并转换；UART模块(11)上还设有接收FIFO及发送FIFO，UART模块(11)利用接收FIFO缓存接收的数据字节，利用发送FIFO缓存待发送数据字节，根据串口属性进行并串转换，把并行数据逐位发送至对外接口tx引脚上；

DATA_CTRL模块(12)负责UART模块(11)以及IIC模块(13)之间的通信协议转换和数据校验；DATA_CTRL模块(12)与UART模块(11)之间通过读接收FIFO接口RdFIFO与写发送FIFO接口WrFIFO实现数据传输，在读接收FIFO接口RdFIFO内存在数据时，及时读出数据并处理，并且将需要通过RS485总线发送的数据写入写发送FIFO接口WrFIFO；DATA_CTRL模块(12)内部设有一个有限状态机，根据串口数据帧的内容，将数据帧逐字节通过IIC模块(13)写入主存储芯片(31)、备份存储芯片(32)，也能根据串口命令帧，读取主存储芯片(31)、备份存储芯片(32)的数据，并发送到RS485总线上；

IIC模块(13)用于控制I2C接口与主存储芯片(31)、备份存储芯片(32)的读写过程；IIC模块(13)内部设有三层有限状态机，IIC模块(13)的外部接口包括scl1/scl2串行时钟接口、sda1/sda2串行数据接口及wp接口，DATA_CTRL模块(12)向IIC模块(13)发送地址WordAddr、写数据WrData时钟或读数据RdData时钟，IIC模块(13)进入写状态或读状态，在写状态或读状态进一步控制scl1/scl2串行时钟接口、sda1/sda2串行数据接口及wp接口，根据主存储芯片(31)、备份存储芯片(32)的I2C接口协议输出存储芯片地址、数据地址及数据字节，按照从MSB到LSB的顺序逐位输出或输入数据，每输出一个字节后检查应答位或者每读入一个字节后主动输出应答位/停止位。