[发明专利]微控制器中用定时器触发直接内存存取模块来产生特定电平序列的方法

权利要求书

1.根据特定数据，在微控制器输出管脚，输出特定序列的方法，在微控制器存储器中，分配区域，存储DMA 的源数据，数据转换过程把特定数据转换为源数据，硬件定时器的信号触发DMA 把源数据搬运到微控制器输出模块的管脚控制寄存器，其特征在于，

在输出所述特定序列的时间段内，仅由所述DMA给所述管脚控制寄存器搬运所述源数据，没有其他途径给所述管脚控制寄存器输送其他数据；

所述输出模块是通用输入输出模块，或给出所述DMA的触发信号的、配置成PWM模式且PWM输出连接到输出管脚的所述硬件定时器本身，或给出所述DMA的触发信号的所述硬件定时器本身、另外一个被所述硬件定时器触发而搬运固定源数据到通用输入输出模块的端口输出控制寄存器或端口位操作寄存器或端口位翻转寄存器的DMA、结合在一起的模块；

所述输出模块是通用输入输出模块时，所述管脚控制寄存器是端口输出控制寄存器或端口位操作寄存器或端口位翻转寄存器，所述把源数据搬运到微控制器输出模块的管脚控制寄存器的DMA仅有一个；

所述输出模块是给出所述DMA的触发信号的硬件定时器本身时，管脚控制寄存器是计数器自动重载寄存器，或管脚控制寄存器是计数器自动重载寄存器和通道x捕获/比较值寄存器；管脚控制寄存器是计数器自动重载寄存器时，所述DMA仅有一个；管脚控制寄存器是计数器自动重载寄存器和通道x捕获/比较值寄存器时，有1个所述DMA搬运给予计数器自动重载寄存器所述源数据、另外一个所述DMA搬运给予通道x捕获/比较值寄存器所述源数据，或1个所述DMA既搬运给计数器自动重载寄存器所述源数据、又搬运给通道x捕获/比较值寄存器所述源数据；

所述输出模块是给出所述DMA的触发信号的所述硬件定时器本身、另外一个被所述硬件定时器触发而搬运固定源数据到通用输入输出模块的端口输出控制寄存器或端口位操作寄存器或端口位翻转寄存器的DMA、结合在一起的模块时，管脚控制寄存器是计数器自动重载寄存器，所述DMA仅有一个。

2.根据权利要求1所述的根据特定数据，在微控制器输出管脚，输出特定序列的方法，其特征在于，所述输出模块是通用输入输出模块，所述管脚控制寄存器是端口输出控制寄存器时，在输出所述特定序列之前，先保存端口输出控制寄存器的数据，所述数据转换过程把保存的数据，改变所述输出管脚对应的位后，回写到所述源数据中。

3.根据权利要求1所述的根据特定数据，在微控制器输出管脚，输出特定序列的方法，其特征在于，在输出所述特定序列的时间段内，所述源数据的长度缩小到一个周期的长度，所述源数据的分为变化BYTE和其他保持不变的部分，所述DMA配置为使能循环模式；另外一个数据转换过程把特定数据转换为BYTE为单位的BYTE源数据，另外配置一个硬件定时器，触发另外一个DMA，以BYTE为单位把BYTE源数据搬运到所述源数据的变化BYTE。

4.根据权利要求1所述的根据特定数据，在微控制器输出管脚，输出特定序列的方法，其特征在于，在输出所述特定序列的时间段内，所述源数据的长度缩小到N个周期的长度，所述DMA配置为使能循环模式；所述DMA的半传输完成中断处理程序，从所述特定数据取出N位的特定数据，填充到所述源数据的前一半；所述DMA的传输完成中断处理程序，从所述特定数据取出下N位的特定数据，填充到所述源数据的后一半。

5.根据权利要求1所述的根据特定数据，在微控制器输出管脚，输出特定序列的方法，其特征在于，所述输出模块是给出所述DMA的触发信号的硬件定时器本身结合另外一个被所述硬件定时器触发而搬运固定源数据到通用输入输出模块的端口输出控制寄存器或端口位操作寄存器或端口位翻转寄存器的DMA在一起的模块时，固定源数据配置为两个，包括一个置高电平的数据和一个置低电平的数据。