[发明专利]多信道存储器阵列的图案产生

说明书

本申请涉及多信道存储器阵列的图案产生。装置可包含存储器阵列和用于测试所述存储器阵列的电路。所述存储器阵列可包含第一存储器单元集合和第二存储器单元集合，所述第一存储器单元集合与第一信道耦合且所述第二存储器单元集合与第二信道耦合。所述电路可与所述存储器阵列耦合且可包含图案产生器和输出响应分析器。所述图案产生器可配置成在以单图案模式操作时选择性地输出单个图案或在以多图案模式操作时选择性地输出多个图案。所述输出响应分析器配置成至少部分地基于由所述图案产生器输出的图案而确定所述存储器阵列是否包含一或多个错误。

交叉引用

本专利申请要求2020年9月23日由辛(Shin)申请的标题为“多信道存储器阵列的图案产生(PATTERN GENERATION FOR MULTI-CHANNEL MEMORY ARRAY)”的美国专利申请第17/029,718号的优先权，所述申请转让给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及多信道存储器阵列的图案产生。

背景技术

存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器和其类似物的各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可编程到两个所支持状态中的一个，常常由逻辑1或逻辑0来标示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一个。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储逻辑状态很长一段时间。例如DRAM的易失性存储器装置在与外部电源断开连接时可能丢失其所存储状态。

发明内容

描述一种设备。设备可包含：存储器阵列，其包括第一存储器单元集合和第二存储器单元集合，所述第一存储器单元集合与第一信道耦合且第二存储器单元集合与第二信道耦合；电路，其与存储器阵列耦合且包括：图案产生器，其配置成在以单图案模式操作时选择性地输出单个图案或在以多图案模式操作时选择性地输出多个图案；和输出响应分析器，其配置成至少部分地基于由图案产生器输出的图案而确定存储器阵列是否包含一或多个错误。

描述一种方法。方法可包含：识别与存储器阵列耦合的电路的图案产生器是以单图案模式还是多图案模式操作；至少部分地基于识别出图案产生器以多图案模式操作而将用于测试存储器阵列的数据集划分成第一部分和第二部分；至少部分地基于划分数据集而将数据集的第一部分传输到存储器阵列的第一信道且将数据集第二部分传输到存储器阵列的第二信道；和至少部分地基于将第一部分传输到第一信道和将第二部分传输到第二信道而确定存储器阵列是否包含一或多个错误。

描述一种存储包括指令的代码的非暂时性计算机可读介质。所述指令在由电子装置的处理器执行时可使得电子装置进行以下操作：识别与存储器阵列耦合的电路的图案产生器是以单图案模式还是多图案模式操作；至少部分地基于识别出图案产生器以多图案模式操作而将用于测试存储器阵列的数据集划分成第一部分和第二部分；至少部分地基于划分数据集而将数据集的第一部分传输到存储器阵列的第一信道且将数据集的第二部分传输到存储器阵列的第二信道；至少部分地基于将第一部分传输到第一信道和将第二部分传输到第二信道而确定存储器阵列是否包含一或多个错误。

附图说明

图1说明根据本文中所公开的实例的支持多信道存储器阵列的图案产生的系统的实例。