[发明专利]基于电容失配校准电路的逐次逼近模数转换器

说明书

本发明揭示了一种基于电容失配校准电路的逐次逼近模数转换器，所述模数转换器包括：比较器，包括第一输入端、第二输入端及输出端，第一输入端和第二输入端之间设有底极板开关；采样保持单元，包括第一电容及第一开关阵列、和第二电容及与第二开关阵列；电容失配校准电路，其包括低位电容校准阵列及低位开关阵列、高位电容校准阵列及高位开关阵列、和桥接电容，桥接电容的容值为α*C_{c_cal}，α＞1，α为冗余系数，C_{c_cal}为理想桥接电容的容值；控制逻辑单元，用于输出第一控制逻辑，及第二控制逻辑。本发明在桥接电容中引入带冗余系数α，以增大低位电容的总权重，保证低位电容的总权重大于高位电容最低位电容的权重，解决了电容失配情况下无法校准的问题。

技术领域

本发明属于模数转换器技术领域，具体涉及一种基于电容失配校准电路的逐次逼近模数转换器。

背景技术

基本逐次逼近型模数转换器(SAR ADC)参图1所示。该器件根据命令执行转换，为了处理交流信号，SAR ADC必须具有输入采样保持(SHA)功能来实现在转换周期期间保持信号不变。

在转换周期时，采样保持(SHA)电路置于保持模式，而内部DAC设为中间电平。比较器确定SHA输出是大于还是小于DAC输出，并将结果(位1，转换的最高有效位)存储在逐次逼近型寄存器(SAR)中。然后，DAC被设为1/4量程或3/4量程(取决于位1的值)，而比较器则确定转换的位2，结果同样存储在寄存器中，而该过程继续进行，直到确定所有位的值为止。当所有位均完成设置、测试并根据需要复位之后，SAR的内容即对应于模拟输入的值，而转换到此完成。这些位“测试”构成串行输出版SAR型ADC的基础。

在高精度模数转换器中，电容失配是导致线性度下降的一个重要原因。通常通过版图布局匹配只能达到10～12bit的精度，如果需要实现更高精度的模数转换器，都需要采样Trim校准的方法。如图2所示，传统的方法是采用二进制的电容校准阵列CDAC_cal进行电容失配校准，需要校准的电容为C₀，目标是校准后C₀等于C_TARGET，Ncal为电容校准阵列中电容的总个数。这种传统的校准主要有下面几种缺点：

1.校准只能增加电容C_TARGET的值，但是如果C_TARGET本来就比电容C₀大，则校准无法找到特定的Trim值，导致校准失败；

2.如果Ncal的位数比较大，校准电容本身就会存在非线性的问题。为了保证校准CDAC_cal的线性度，则需要增大校准CDAC的面积。如果Ncal位数大于10位，则校准CDAC_cal的线性度也可能无法满足要求，从而导致无法找到特定的Trim值，存在较大的校准失败的概率。

因此，针对上述技术问题，有必要提供一种基于电容失配校准电路的逐次逼近模数转换器。

发明内容

本发明的目的在于提供一种基于电容失配校准电路的逐次逼近模数转换器，以解决模数转换器中电容失配的问题。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于电容失配校准电路的逐次逼近模数转换器，所述模数转换器包括：

比较器，包括第一输入端、第二输入端及输出端，第一输入端和第二输入端之间设有底极板开关S_{w_bottom}；

采样保持单元，包括与比较器第一输入端相连的第一电容及与第一电容相连的第一开关阵列、和与比较器第一输入端相连的第二电容及与第二电容相连的第二开关阵列；