[发明专利]氮化镓外延层在审
申请号: | 202111116823.7 | 申请日: | 2021-09-23 |
公开(公告)号: | CN114447096A | 公开(公告)日: | 2022-05-06 |
发明(设计)人: | 李克涛;杜晓沨;李宁;张信 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/778;H01L21/02;H01L21/335 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 张昊 |
地址: | 美国纽*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 氮化 外延 | ||
本公开涉及氮化镓外延层。例如,提供了一种制造电子器件的方法。该方法包括在硅基衬底上形成介电层,蚀刻掉介电层的部分以形成介电层的剩余部分的交叉网格图案并暴露介电层被去除的区域中的衬底,在衬底上在介电层的剩余部分的侧壁之间的生长区域中形成GaN基层,以及在GaN基层上形成半导体器件。
技术领域
本发明涉及半导体器件的制造方法和所得结构。更具体地,本公开涉及用于在硅衬底上生长的GaN外延层的制造方法和所得结构。
背景技术
某些GaN外延层生长在例如具有111晶面的硅衬底上。为了实现功率和射频(RF)器件的高性能,通常优选具有低位错密度的GaN材料层,并且GaN外延层有时倾向于具有高位错密度。在大晶片上生长的块体膜也易于弯曲、破裂和其它缺陷,这是由于例如不同层的不同材料之间的热膨胀系数的差异。
发明内容
本公开的实施例涉及一种制造电子器件的方法。提供了一种制造电子器件的方法。该方法包括在硅基衬底上形成介电层,蚀刻掉部分介电层,以形成介电层的剩余部分的交叉网格图案,并暴露介电层被去除的区域中的衬底,在衬底上在介电层的剩余部分的侧壁之间的生长区域中形成GaN基层,以及在GaN基层上形成半导体器件。
其它实施例涉及一种电子设备。该电子器件包括:设置在硅基衬底上的介电层,该介电层具有交叉网格图案;设置在衬底上和介电层的侧壁之间的生长区域中的GaN基层;以及设置在GaN基层上的半导体器件。
上述发明内容并非旨在描述本公开的每个所示实施例或每种实施方式。
附图说明
本申请中包括的附图并入说明书中并形成说明书的一部分。它们示出了本公开的实施例,并且与说明书一起解释了本公开的原理。附图仅说明某些实施例,而不限制本公开。
图1示出了根据实施例的在半导体制造工艺流程的中间阶段形成在衬底上的电介质生长限制图案的透视图。
图2示出了根据实施例的图1的半导体装置在半导体制造工艺流程的较早阶段的横截面图。
图3示出了根据实施例的在附加制造操作之后的图2的半导体器件的截面图。
图4示出了根据实施例的在附加制造操作之后的图3的半导体器件的截面图。
图5示出了根据实施例的在附加制造操作之后的图4的半导体器件的截面图。
图6示出了根据实施例的在附加制造操作之后的图5的半导体器件的截面图。
图7示出了根据实施例的在附加制造操作之后的图6的半导体器件的截面图。
图8示出了根据实施例的在附加制造操作之后的图7的半导体器件的截面图。
图9示出了根据实施例的在附加制造操作之后的图8的半导体器件的截面图。
图10示出了根据实施例的用于受限GaN外延层的表面粗糙度轮廓的放大视图。
图11示出了根据实施例的包括受限GaN外延层的示例半导体器件的性能曲线图,用于改变受限GaN外延层窗口的尺寸。
图12示出了根据实施例的用于受限GaN外延层的位错密度分布的放大图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111116823.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:可调整步幅的椭圆运动机
- 下一篇:工件升降装置及工件升降方法
- 同类专利
- 专利分类