[发明专利]LDMOS器件及其形成方法

说明书

本申请公开了一种LDMOS器件及其形成方法，该器件包括：外延层，其形成有环绕设置的第一STI结构和环绕设置的第二STI结构，第二STI结构位于第一STI结构的外周侧；栅极，其形成于外延层上方，栅极位于第一STI结构所绕的区域内，栅极和外延层之间形成有栅介电层；外延层中形成有阱区和轻掺杂区，阱区和轻掺杂区接触；栅极两侧的外延层中形成有第一重掺杂区和第二重掺杂区，第一重掺杂区形成于所述第一STI结构所环绕的区域内的阱区中，第二重掺杂区形成于轻掺杂区中，阱区中还形成有口袋注入区，口袋注入区沿横向方向位于第一重掺杂区和栅极之间；第一STI结构和第二STI结构之间的外延层中还形成有第三重掺杂区和第四重掺杂区，第三重掺杂区形成于所述阱区中。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor，LDMOS)器件及其形成方法。

背景技术

参考图1，其示出了相关技术中提供的互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)器件的剖面示意图。如图1所示，外延层110中形成有环绕设置的第一浅槽隔离(shallow trench isolation，STI)结构131和第二STI结构132，第二STI结构132位于第一STI结构131的外周侧，其定义了器件的有源区(active area，AA)；外延层110上形成有栅极120，栅极120和外延层110之间形成有栅介电层(图1中未示出)，栅极120的两侧形成有侧墙121。

其中，外延层110中形成有阱区111，栅极120两侧的阱区111中形成有第一轻掺杂区112和第二轻掺杂区113，第一轻掺杂区112和第二轻掺杂区113位于第一STI结构131环绕的区域内，第一轻掺杂区112中形成有第一重掺杂区1141，第二轻掺杂区113中形成有第二重掺杂区1142，第一STI结构131和第二STI结构132环绕的区域之间的阱区111中形成有第三重掺杂区2151和第四重掺杂区2152。

然而，将相关技术中提供的CMOS器件由于其击穿电压(breakdown voltage，BV)难以满足高压(5伏特及以上)应用；同时，由于其沟道长度与栅极的长度相关，为了避免隧道结穿通(punch through)，难以对栅极的长度进行缩小，从而导致器件的尺寸较大。

发明内容

本申请提供了一种LDMOS器件及其形成方法，可以解决相关技术中提供的CMOS器件高压特性较差且难以缩小尺寸的问题。

一方面，本申请实施例提供了一种LDMOS器件，其特征在于，包括：

外延层，所述外延层中形成有环绕设置的第一STI结构和环绕设置的第二STI结构，所述第二STI结构位于所述第一STI结构的外周侧；

栅极，所述栅极形成于所述外延层上方，所述栅极位于所述第一STI结构所绕的区域内，所述栅极和所述外延层之间形成有栅介电层；

其中，所述外延层中形成有阱区和轻掺杂区，所述阱区包覆所述栅介电层底部的预定区域、所述第一STI结构和所述第二STI结构的预定区域，所述轻掺杂区包覆所述栅介电层底部的剩余区域，所述阱区和所述轻掺杂区接触；

所述栅极两侧的外延层中形成有第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成于所述第一STI结构所环绕的区域内的阱区中，所述第二重掺杂区形成于所述轻掺杂区中，所述阱区中还形成有口袋注入区，所述口袋注入区沿横向方向位于所述第一重掺杂区和所述栅极之间；

所述第一STI结构和所述第二STI结构之间的外延层中还形成有第三重掺杂区和第四重掺杂区，所述第三重掺杂区形成于所述阱区中。

可选的，所述栅极的两侧形成有侧墙。