[发明专利]移位寄存器

说明书

一种移位寄存器。移位寄存器包含第一移位寄存单元、第二移位寄存单元、第三移位寄存单元、第四移位寄存单元、第五移位寄存单元、第六移位寄存单元、第七移位寄存单元及第八移位寄存单元。第一移位寄存单元、第二移位寄存单元、第三移位寄存单元及第四移位寄存单元横向连接，以及第五移位寄存单元、第六移位寄存单元、第七移位寄存单元及第八移位寄存单元横向连接。各移位寄存单元内部包含两条准位错开的信号线。

技术领域

本发明是关于一种移位寄存器及显示装置。具体而言，本发明通过将移位寄存器中信号会相互影响的多个移位寄存单元横向并排，并将两条准位错开的信号线设置在各移位寄存单元内部，避免显示装置亮暗线的情况。

背景技术

在面板产业的竞争日益激烈下，要与别人差异化不外乎是追求更高的画质，目前大多数的面板中，传送时钟信号的信号线通常是设置在移位寄存器的外部，信号线需要再连接设置于另一金属层的线路以连接到对应的移位寄存器，如图1所示。为了让两信号跨线之间不互相影响，在两层金属层之间加入非晶硅(AS)半导体层避免信号间的炸伤，如图2所示。

请参考图6，非晶硅半导体层中的电子，会被电压较高的金属层吸引，因此在两层金属层之间加入非晶硅半导体层后，会造成两层金属层M1、M2在高电位或低电位时，非晶硅半导体层内部的电荷分布不均，进而使得金属层M1、M2高电位时的电容与低电位时的电容不同，造成面板出现亮暗线的现象。

有鉴于此，本领域亟需一种移位寄存器架构，以解决跨线信号线之间因高低电位不同，使得非晶硅半导体层内部电荷分布不均所造成面板亮暗线的问题。

发明内容

本发明的目的在于提供一种移位寄存器架构，其通过将移位寄存器中所接收的时钟信号的准位会相互影响的多个移位寄存单元以横向排列连接，以及将所接收的时钟信号的准位不会相互影响的多个移位寄存单元以垂直排列连接，并将两条信号线设置在移位寄存单元内部，垂直排列连接的所述移位寄存单元的内部的信号线相同，且同一个移位寄存单元内部的两条信号线所传送的时钟信号的准位错开。

据此，本发明的移位寄存器架构不仅可减少信号线与移位寄存单元间的跨线数量，亦可解决时钟信号在传递时两信号电容相互影响产生的亮暗线，以及降低信号线之间因非晶硅半导体层中的电荷分布不均造成电容不匹配的问题，避免亮暗线的情况发生。

为达上述目的，本发明公开一种移位寄存器，其包含一第一移位寄存单元、一第二移位寄存单元、一第三移位寄存单元以及一第四移位寄存单元。该第一移位寄存单元及该第二移位寄存单元横向连接，以及该第三移位寄存单元及该第四移位寄存单元横向连接。该第一移位寄存单元及该第三移位寄存单元内部包含该第一信号线及该第三信号线，该第二移位寄存单元及该第四移位寄存单元内部包含该第二信号线及该第四信号线。

此外，本发明更公开一种移位寄存器，其包含一第一移位寄存单元、一第二移位寄存单元、一第三移位寄存单元、一第四移位寄存单元、一第五移位寄存单元、一第六移位寄存单元、一第七移位寄存单元以及一第八移位寄存单元。该第一移位寄存单元耦接至一第一信号线。该第二移位寄存单元耦接至一第二信号线。该第三移位寄存单元耦接至一第三信号线。该第四移位寄存单元耦接至一第四信号线。该第五移位寄存单元耦接至一第五信号线。该第六移位寄存单元耦接至一第六信号线。该第七移位寄存单元耦接至一第七信号线。该第八移位寄存单元耦接至一第八信号线。该第一移位寄存单元、该第二移位寄存单元、该第三移位寄存单元及该第四移位寄存单元横向连接。该第五移位寄存单元、该第六移位寄存单元、该第七移位寄存单元及该第八移位寄存单元横向连接。该第一移位寄存单元及该第五移位寄存单元内部包含该第一信号线及该第五信号线，该第二移位寄存单元及该第六移位寄存单元内部包含该第二信号线及该第六信号线，该第三移位寄存单元及该第七移位寄存单元内部包含该第三信号线及该第七信号线，以及该第四移位寄存单元及该第八移位寄存单元内部包含该第四信号线及该第八信号线。