[发明专利]用于信号上变频的装置及现场可编程门阵列

说明书

本申请涉及数字信号处理技术领域，公开一种用于信号上变频的装置，包括：信息处理分流模块，被配置为将接收到的信号数据信息分流为参数控制信息和数字信号；时钟生成模块，被配置为接收所述信息处理分流模块发送的参数控制信息，根据所述参数控制信息生成多个时钟信号，并将所述多个时钟信号传输至所述多级信号上采样模块；多级信号上采样模块，被配置为接收所述信息处理分流模块发送的数字信号和参数控制信息以及所述时钟生成模块发送的多个时钟信号，根据所述参数控制信息和所述多个时钟信号，对所述数字信号进行多级上采样处理，以使所述数字信号的采样率由当前采样率达到目标采样率。本申请还公开一种现场可编程门整列。

技术领域

本申请涉及数字信号处理技术领域，例如涉及一种用于信号上变频的装置及现场可编程门阵列。

背景技术

目前，数字通信系统的基带信号通常为采样率较低的低频数字信号，为了将低频数字信号的频谱搬移到高频频段进行发射，通常需要对数字信号进行插值以提升数字信号的采样率，然后才能进行混频发射。

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

传统的数字通信平台的数字上变频(Digital Up Converter，DUC)模块通常工作在固定频率，只能针对固定采样率的数字信号进行固定转换比的采样率变换，处理单一采样率的数字信号并发射的工作模式制约了数字通信系统的性能发挥。在进行一些非整数的采样率转换时中间实现过程复杂，转换结果可能产生频谱畸变；并且当信号的采样率发生变化时，需要重新进行系统设计，不能灵活应用，使用范围受限已经不能满足当前不断增长的通信需求。此外，在现有的信号采样率转换装置中，特别是涉及到任意小数倍和分数倍采样率转换时，一般采用Farrow结构的滤波器实现，其基于现场可编程门阵列(Field-Programmable Gate Array，FPGA)的实现结构中，需要大量的乘法器，且随着处理数据量越来越大，系统的复杂度和占用的系统资源也会成比例增加，在工程应用中实现困难。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供了一种用于信号上变频的装置及现场可编程门阵列，以解决信号上变频的技术问题。

在一些实施例中，所述装置包括：

信息处理分流模块，被配置为将接收到的信号数据信息分流为参数控制信息和数字信号；

时钟生成模块，被配置为接收所述信息处理分流模块发送的参数控制信息，根据所述参数控制信息生成多个时钟信号，并将所述多个时钟信号传输至所述多级信号上采样模块；

多级信号上采样模块，被配置为接收所述信息处理分流模块发送的数字信号和参数控制信息以及所述时钟生成模块发送的多个时钟信号，根据所述参数控制信息和所述多个时钟信号，对所述数字信号进行多级上采样处理，以使所述数字信号的采样率由当前采样率达到目标采样率。

可选地，所述多级信号上采样模块包括：

多个上采样单元，被设置为通过级联的方式连接以形成串联的层级结构，被配置为对所述数字信号的采样率进行多级插值，将所述数字信号的采样率由当前采样率提升至目标采样率。

可选地，每个上采样单元包括插值滤波器。

可选地，所述多级信号上采样模块还包括：

抽头系数只读储存器，被设置为与每个所述插值滤波器连接，被配置为根据所述插值滤波器的请求，为所述插值滤波器提供对应的抽头系数；

所述插值滤波器，被配置为从所述参数控制信息中提取出插值倍数，并根据所述插值倍数、时钟信号和抽头系数，对所述数字信号进行采样率的变换与滤波。