[发明专利]一种可降低分数杂散和高频量化噪声的Σ-Δ调制器

权利要求书

1.一种可降低分数杂散和高频量化噪声的Σ-Δ调制器，其特征在于：所述Σ-Δ调制器一端连接接收电路，另一端连接陷波滤波器，所述接收电路包括除4除法器，所述除4除法器用于接收外部数据信号，所述陷波滤波器用于输出调制后的数据信号，所述Σ-Δ调制器包括：

19位超前进位加法器，所述19位超前进位加法器的输入端与所述除4除法器的输出端连接；

第一24位超前进位加法器，所述第一24位超前进位加法器的输入端与所述19位超前进位加法器的输出端连接；

5比特移位模块，所述5比特移位模块的输入端连接所述19位超前进位加法器，输出端连接所述第一24位超前进位加法器的输入端；

第二24位超前进位加法器，所述第二24位超前进位加法器的输入端与第一24位超前进位加法器的输出端连接；

1位寄存器，所述1位寄存器的输入端分别与所述19位超前进位加法器的输出端、第一24位超前进位加法器的输出端和第二24位超前进位加法器的输出端连接；

噪声消除电路，所述噪声消除电路的输入端与所述1位寄存器的输出端连接，所述噪声消除电路的输出端与所述陷波滤波器的输入端连接。

2.根据权利要求1所述的可降低分数杂散和高频量化噪声的Σ-Δ调制器，其特征在于：所述Σ-Δ调制器还包括19位寄存器与第四寄存器，所述第四寄存器为1位寄存器，所述19位寄存器与第四寄存器的输入端分别与所述19位超前进位加法器的输出端连接，所述19位寄存器与第四寄存器的输出端分别与所述19位超前进位加法器的输入端连接。

3.根据权利要求2所述的可降低分数杂散和高频量化噪声的Σ-Δ调制器，其特征在于：所述19位超前进位加法器包括第一5比特超前进位加法器、第二5比特超前进位加法器、第三5比特超前进位加法器、第七4比特超前进位加法器以及三个1比特寄存器；

所述第一5比特超前进位加法器的输入端与所述第四寄存器的输出端连接；

所述第二5比特超前进位加法器的输入端通过所述1比特寄存器与所述第一5比特超前进位加法器的输出端连接；

所述第三5比特超前进位加法器的输入端通过所述1比特寄存器与所述第二5比特超前进位加法器的输出端连接；

所述第七4比特超前进位加法器的输入端通过所述1比特寄存器与所述第三5比特超前进位加法器的输出端连接；

所述第一24位超前进位加法器的输入端与所述第七4比特超前进位加法器的输出端连接；

所述第一5比特超前进位加法器的输入端、所述第二5比特超前进位加法器的输入端、所述第三5比特超前进位加法器的输入端以及所述第七4比特超前进位加法器的输入端分别与所述19位寄存器的输出端连接；

所述第一5比特超前进位加法器的输入端、所述第二5比特超前进位加法器的输入端、所述第三5比特超前进位加法器的输入端以及所述第七4比特超前进位加法器的输入端分别与所述除4除法器的输出端连接；

所述5比特移位模块的输入端分别与所述第一5比特超前进位加法器的输入端、所述第二5比特超前进位加法器的输入端、所述第三5比特超前进位加法器的输入端以及所述4比特超前进位加法器的输出端连接。

4.根据权利要求1所述的可降低分数杂散和高频量化噪声的Σ-Δ调制器，其特征在于：所述Σ-Δ调制器还包括24位寄存器，所述24位寄存器的输入端分别与所述第一24位超前进位加法器的输出端或第二24位超前进位加法器的输出端连接，所述24位寄存器的输出端分别与所述第一24位超前进位加法器或第二24位超前进位加法器的输入端连接。

5.根据权利要求4所述的可降低分数杂散和高频量化噪声的Σ-Δ调制器，其特征在于：所述第一24位超前进位加法器与第二24位超前进位加法器均包括六个4比特超前进位加法器以及五个1比特寄存器，六个所述4比特超前进位加法器顺序连接，每两个所述4比特超前进位加法器之间通过1比特寄存器进行连接；

六个所述4比特超前进位加法器的输入端均与所述5比特移位模块的输出端或第一24位超前进位加法器的输出端连接；

六个所述4比特超前进位加法器的输入端均与所述24位寄存器的输出端连接；

所述24位寄存器的输入端分别与六个所述4比特超前进位加法器的输出端连接。