[发明专利]超晶格超大规模集成电路

权利要求书

1.一种超晶格超大规模集成电路，其特征在于，包括：

衬底；

过渡层，设置在所述衬底上方；

元器件层，设置在所述过渡层上方，元器件层为包含二维电子气与二维空穴气的器件所构建的超晶格集成电路；

所述器件包括：超晶格闪存存储器；

所述超晶格闪存存储器包括：包括由掺杂P通道n-i-p-i超晶格场效应铁电晶体管或掺杂N通道n-i-p-i超晶格场效应铁电晶体管；

其中，P通道n-i-p-i超晶格场效应铁电晶体管包括：

第十一超晶格本征层，设置于所述过渡层上方；

超晶格低阻P-型层，设置在所述第十一超晶格本征层上方；

第十二超晶格本征层，设置在所述超晶格低阻P-型层的上方；

第二超晶格N型层，设置在所述第十二超晶格本征层上方；

第一铁电薄膜层，设置在所述第二超晶格N型层的上方；

第七P+导电层，从所述第二超晶格N型层的上表面并向垂直于所述第二超晶格N型层的方向向下贯穿至所述第十一超晶格本征层的下表面；

第十沟道绝缘层，从所述第二超晶格N型层的上表面并向垂直于所述第二超晶格N型层的方向向下贯穿至所述第十一超晶格本征层的下表面，所述第七P+导电层设置在所述第十沟道绝缘层内；

第二十六欧姆接触层，设置在所述第一铁电薄膜层上方并与所述第一铁电薄膜层接触，

第二十七欧姆接触层，设置在所述第七P+导电层上方并与所述第七P+导电层接触；

第二十三介电保护层，设置在所述第二十六欧姆接触层和第二十七欧姆接触层之间；

第二十四介电保护层，设置所述第二十七欧姆接触层外侧；

其中，N通道n-i-p-i超晶格场效应铁电晶体管包括：

第十三超晶格本征层，设置于所述过渡层上方；

超晶格低阻N-型层，设置在所述第十三超晶格本征层上方；

第十四超晶格本征层，设置在所述超晶格低阻N-型层的上方；

第五超晶格P型层，设置在所述第十四超晶格本征层上方；

第二铁电薄膜层，设置在所述第五超晶格P型层的上方；

第七N+导电层，从所述第五超晶格P型层的上表面并向垂直于所述第五超晶格P型层的方向向下贯穿至所述第十三超晶格本征层的下表面；

第十一沟道绝缘层，从所述第五超晶格P型层的上表面并向垂直于所述第五超晶格P型层的方向向下贯穿至所述第十三超晶格本征层的下表面，所述第七N+导电层设置在所述第十一沟道绝缘层内；

第二十八欧姆接触层，设置在所述第二铁电薄膜层上方并与所述第二铁电薄膜层接触，

第二十九欧姆接触层，设置在所述第七N+导电层上方并与所述第七N+导电层接触；

第二十五介电保护层，设置在所述第二十八欧姆接触层和第二十九欧姆接触层之间；

第二十六介电保护层，设置所述第二十九欧姆接触层外侧。

2.如权利要求1所述的超晶格超大规模集成电路，其特征在于，所述衬底采用硅,锗或化合物半导体。

3.如权利要求1所述的超晶格超大规模集成电路，其特征在于，所述过渡层采用二氧化硅、氮化硅和化合物半导体层其中一种。

4.如权利要求1所述的超晶格超大规模集成电路，其特征在于，衬底底部均匀分布有多个通孔。

5.如权利要求1所述的超晶格超大规模集成电路，其特征在于，超晶格低阻P-型层、第二超晶格N型层、超晶格低阻N-型层和第五超晶格P型层，既可以采用同质的半导体超晶格层，也可以采用异质的半导体超晶格层。