[发明专利]一种集成电路、耗材芯片及MCU芯片

说明书

本申请实施例提供一种集成电路、耗材芯片及MCU芯片，包括半导体衬底，半导体衬底包括第一区域、第二区域和深阱；深阱设置在半导体衬底中，并且延伸至半导体衬底表面，深阱围绕第一区域。第一区域包括第一掺杂区，第二区域包括第二掺杂区；第一掺杂区与信号地、电源地中的一者电连接，第二掺杂区与信号地、电源地中的另一者电连接。在本申请中，信号地与电源地设置在半导体衬底被深阱隔离的不同区域中，不仅隔离了信号地与电源地的电位，而且避免了信号地与电源地之间的信号串扰。

【技术领域】

本申请涉及电子技术领域，尤其涉及一种集成电路、耗材芯片及MCU芯片。

【背景技术】

在集成电路中，通常来说，电源地流过的电流较大，信号地流过的电流较小。将不同功能的接地点用地线直接连在一起，大功率电路会通过地线影响小功率电路的零电位参考点，从而导致不同电路信号之间的串扰。

【申请内容】

有鉴于此，本申请实施例提供了一种集成电路、耗材芯片及MCU芯片，以解决上述问题。

第一方面，本申请实施例提供一种集成电路，包括半导体衬底，半导体衬底包括第一区域、第二区域和深阱；深阱设置在半导体衬底中，并且延伸至半导体衬底表面，深阱围绕第一区域。第一区域包括第一掺杂区，第二区域包括第二掺杂区；第一掺杂区与信号地、电源地中的一者电连接，第二掺杂区与信号地、电源地中的另一者电连接。

在第一方面的一种实现方式中，半导体衬底包括第一刻缝和第二刻缝，第一刻缝与第二刻缝内均设置绝缘结构；第一刻缝位于深阱与第一掺杂区之间，第二刻缝位于深阱与第二掺杂区之间。

在第一方面的一种实现方式中，半导体衬底为P型衬底，深阱为N阱。

在第一方面的一种实现方式中，半导体衬底为N型衬底，深阱为P阱。

在第一方面的一种实现方式中，信号地为模拟地、数字地中的至少一者。

在第一方面的一种实现方式中，集成电路还包括共地控制电路，共地控制电路包括第一输入端；其中，第一输入端与系统地电连接，第一掺杂区及第二掺杂区通过共地控制电路与系统地电连接。

在第一方面的一种实现方式中，共地控制电路包括第一输出端和第二输出端，第一输出端与第一掺杂区电连接，第二输出端与第二掺杂区电连接；第一输入端与第一输出端、第二输出端电导通时，第一掺杂区及第二掺杂区与系统地电连接。

在第一方面的一种实现方式中，共地控制电路包括第一晶体管和第二晶体管，第一晶体管的源极与第一输出端电连接，第二晶体管的源极与第二输出端电连接；第一晶体管的漏极与第一输入端电连接，第二晶体管的漏极与第一输入端电连接。

在第一方面的一种实现方式中，共地控制电路还包括第一电阻，第一电阻的一端与模拟信号电源电连接，第一电阻的另一端与第一晶体管的栅极、第二晶体管的栅极电连接；第一掺杂区与模拟地、电源地中的一者电连接，第二掺杂区与模拟地、电源地中的另一者电连接；当模拟信号电源输出模拟信号时，第一输入端与第一输出端、第二输出端电导通。

第二方面，本申请实施例提供一种耗材芯片，包括如第一方面提供的集成电路。

第三方面，本申请实施例提供一种MCU芯片，包括如第一方面提供的集成电路。

在本申请中，信号地与电源地设置在半导体衬底被深阱隔离的不同区域中，并且通过共地控制电路与系统地GND电连接。当集成电路或芯片工作中不需要统一的地信号时，共地控制电路关闭，信号地与电源地被深阱隔离开来，不仅隔离了信号地与电源地的电位，而且避免了信号地与电源地之间的信号串扰。当集成电路或芯片工作中需要统一的地信号时，共地控制电路导通，信号地、电源地、系统地GND共地，避免了集成电路或芯片工作中由于地信号不统一出现程序运行出错的问题。

【附图说明】