[发明专利]一种适用于电池供压的混合模式升压变换器

权利要求书

1.一种适用于电池供压的混合模式升压变换器，其特征在于，包括第一NMOS管MN1、第二NMOS管MN2为、第三NMOS管MN3、飞电容C_F、电感L、第一输出电容C_O、负载电阻R_O、运算放大器、PMOS开关管、PMOS调整管、第一电阻R1、第二电阻R2、第一自举电容C_Boot1、第二自举电容C_Boot2、电压源V_REF、二极管、第一驱动模块DRV1、第二驱动模块DRV2、第三驱动模块DRV3、第一电位平移模块LS1、第二电位平移模块LS2、第三电位平移模块LS3、第一PMOS管MSP1、第二PMOS管MSP2、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一与非门NAND1、第二与非门NAND2、第一延时模块DELAY1、第二延时模块DELAY2、第三延时模块DELAY3和第四延时模块DELAY4；

其中，第一NMOS管MN1的源极与第二NMOS管MN2的漏极以及飞电容C_F的一端相连，第一NMOS管MN1的栅极连接第一驱动模块DRV1输出的第一驱动信号TG1，第一NMOS管MN1的漏极为升压变换器输出端，并连接输出电容C_O与负载电阻R_O，第一输出电容C_O和负载电阻R_O的另一端均接地；第二NMOS管MN2的源极连接至输入电压V_IN，同时与电感L的一端相连，第二NMOS管MN2的栅极接第二驱动模块DRV2输出的第二驱动信号；第三NMOS管MN3的源极接地，栅极连接第三驱动模块DRV3输出的第三驱动信号，第三NMOS管MN3的漏极连接至电感L的另一端以及飞电容C_F的另一端；

运算放大器的反相输入端连接至电压源V_REF的正极，同相输入端与第一电阻R1、第二电阻R2的一端相连，运算放大器的输出接至PMOS调整管的栅极；PMOS调整管的源极接二极管的负极，其漏极与第一电阻R1的另一端、第二自举电容C_Boot2的一端以及第二驱动模块DRV2的电源端相连；第二电阻R2的另一端、第二自举电容C_Boot2的的另一端以及电压源V_REF的负极均接输入电压V_IN；

第一驱动模块DRV1的电源端连接第一自举电容C_Boot1、地端连接第一NMOS管MN1源极，第一驱动模块DRV1的输入端与第一电位平移模块LS1的输出相连，第一驱动模块DRV1的输出接至第一NMOS管MN1的栅极；

第二驱动模块DRV2的电源端接第二自举电容C_Boot2、地端连接至输入电压V_IN，第二驱动模块DRV2的输入端连接第二电位平移模块LS2的输出，第二驱动模块DRV2的输出接至第二NMOS管MN2的栅极；

第三驱动模块DRV3的电源端连接至电压V_DR、地端接地，其中V_DR为开关管的驱动电压，当V_IN小于5V时，V_DR＝V_IN；当V_IN大于5V时，V_DR＝5V；第三驱动模块DRV3的输入端接第二反相器INV2的输出端，第三驱动模块DRV3的输出连接至第三NMOS管MN3的栅极；

第一电位平移模块LS1的输入电源端连接V_DR、输入地端接地、输出电源端连接第一驱动模块DRV1的电源端，第一电位平移模块LS1的输出地端连接第一NMOS管MN1源极，第一电位平移模块LS1的输入端接第七反相器INV7的输出端，第一电位平移模块LS1的输出端连接至第一驱动模块DRV1的输入端；

第二电位平移模块LS2的输入电源端连接V_DR、输入地端接地、输出电源端连接第二驱动模块DRV1的电源端，第二电位平移模块LS2的输出地端连接输入电压V_IN，第二电位平移模块LS2的输入端接第二反相器的输出端，第二电位平移模块LS2的输出端连接至第二驱动模块DRV2的输入端；

第三电位平移模块LS3的输入电源端连接V_DR、输入地端接地、输出电源端连接第一驱动模块DRV1的电源端，第三电位平移模块LS3的输出地端连接第一NMOS管MN1源极，第三电位平移模块LS3的输入端接第三反相器INV3的输出端，第三电位平移模块LS3的输出端连接至第一PMOS管MSP1的栅极；

第一自举电容C_Boot1上极板连接第一驱动模块DRV1的电源端，下极板连接第一NMOS管MN1源极；

第二自举电容C_Boot2上极板连接至第二驱动模块DRV1的电源端，下极板与输入电压V_IN相连；

PMOS开关管的源极与第一驱动模块DRV1的电源端相连，PMOS开关管的栅极连接至第三电位平移模块LS3的输出，PMOS开关管的漏极连接第二驱动模块DRV1的电源端；

二极管的到阳极连接第一NMOS管MN1源极，阴极连接第二PMOS管MSP2的源极；

第一与非门NAND1的一个输入端接PWM信号，其另一个输入端接第一反相器INV1的输出端，第一与非门NAND1的输出端接第一延时模块DELAY1的输入端，第一反相器INV1的输入端接第七反相器INV7的输出端；第一延时模块DELAY1的输出端接第一电容C1的一端和第二延时模块DELAY2的输入端，第一电容C1的另一端接地；第二延时模块DELAY2的输出端接第二电容C2的一端和第二反相器INV2的输入端，第二电容C2的另一端接地；第二反相器INV2的输出端接第三反相器INV3的输入端，第三反相器INV3的输出端接第二与非门NAND2的一个输入端，第二与非门NAND2的另一个输入端接第四反相器INV4的输出端，第四反相器INV4的输入端接PWM信号；第二与非门NAND2的输出端接第五反相器INV5的输入端，第五反相器INV5的输出端接第三延时模块DELAY3的输入端，第三延时模块DELAY3的输出端接第三电容C2的一端和第四延时模块DELAY4的输入端，第三电容C3的另一端接地；第四延时模块DELAY4的输出端接第四电容C4的一端和第六反相器INV6的输入端，第四电容C4的另一端接地；第六反相器INV6的输出接第七反相器INV7的输入端。