[发明专利]一种基于FPGA和MBS架构的spacewire总线控制器在审
| 申请号： | 202111143006.0 | 申请日： | 2021-09-28 |
| 公开（公告）号： | CN113760801A | 公开（公告）日： | 2021-12-07 |
| 发明（设计）人： | 陈润娜;薛时凯;戴春泉;邵志阳;权衡 | 申请（专利权）人： | 理工雷科电子（西安）有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/40;G06F13/42 |
| 代理公司： | 西安合创非凡知识产权代理事务所(普通合伙) 61248 | 代理人： | 马英 |
| 地址： | 710003 陕西省西安市高新区*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga mbs 架构 spacewire 总线 控制器 | ||
1.一种基于FPGA和MBS架构的spacewire总线控制器，包含FPGA、MBS、HOCI接口和COMI接口，其特征在于：所述MBS实现上层控制，所述FPGA搭建底层逻辑，所述HOCI接口和COMI接口用于FPGA搭建不同的寄存器读写电路，所述MBS将命令传送到MBS命令解析，所述MBS命令解析将命令传送到底层控制中心，所述底层控制中心选择所需要使用的由FPGA搭建的HOCI底层接口逻辑或由FPGA搭建的COMI底层接口逻辑，来发送开始读写命令和读写寄存器开始地址以及读写长度命令。
2.根据权利要求1所述的一种基于FPGA和MBS架构的spacewire总线控制器，其特征在于：所述FPGA搭建的COMI底层接口逻辑包含一个双口RAM，所述MBS和BM4802将命令传送给仲裁模块，所述仲裁模块区分读、写命令并通过RAM读控制和RAM写控制将数据存储至双口RAM中。
3.根据权利要求1所述的一种基于FPGA和MBS架构的spacewire总线控制器，其特征在于：所述控制器使用的spacewire芯片为BM4802控制芯片。
4.根据权利要求1所述的一种基于FPGA和MBS架构的spacewire总线控制器，其特征在于：所述由FPGA搭建的COMI底层接口逻辑和FPGA搭建的HOCI底层接口逻辑留给MBS的命令口是相同的。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于理工雷科电子（西安）有限公司，未经理工雷科电子（西安）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111143006.0/1.html，转载请声明来源钻瓜专利网。
