[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中结构包括：衬底；位于衬底内的深沟结构，深沟结构与衬底反型，衬底的顶面暴露出深沟结构的顶面，衬底的底面暴露出深沟结构的底面；衬底和深沟结构的底部具有电场中止区和集电区；位于衬底和深沟结构的顶面的第一外延层；位于第一外延层内的体区；位于体区内的源区；位于第一外延层内的栅极结构。所述半导体结构的性能好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在中大功率的开关电源装置中，绝缘栅双极型晶体管(Insulated Gate Bipolartransistor，简称IGBT)由于其控制驱动电路简单、工作频率较高、容量较大的特点，在现代电力电子技术中得到了越来越广泛的应用。

绝缘栅双极型晶体管是由MOSFET和双极型晶体管复合而成的一种器件，其输入极为MOSFET，输出极为PNP晶体管，因此，可以把其看作是MOS输入的达林顿管。它融和了这两种器件的优点，既具有MOSFET器件高输入阻抗、驱动简单和快速的优点，又具有双极型器件低导通压降及容量大的优点。

然而，现有技术的绝缘栅双极型晶体管的性能还有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升绝缘栅双极型晶体管的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底；位于所述衬底内的深沟结构，所述深沟结构与所述衬底反型，所述衬底的顶面暴露出深沟结构的顶面，所述衬底的底面暴露出深沟结构的底面；所述衬底和深沟结构的底部具有电场中止区和集电区，所述集电区位于所述电场中止区的下方，所述电场中止区与深沟结构反型，所述集电区与所述电场中止区反型；位于所述衬底和深沟结构的顶面的第一外延层；位于所述第一外延层内的体区，至少部分体区位于所述深沟结构上方，且所述体区高于所述衬底和深沟结构的顶面；位于所述体区内的源区，且所述体区暴露出源区的部分表面；位于所述第一外延层内的栅极结构，所述栅极结构位于与所述深沟结构相邻的衬底上方，所述栅极结构高于所述衬底和深沟结构的顶面，且所述栅极结构与所述体区和源区的表面接触。

可选的，所述深沟结构的侧壁与垂直于衬底表面的法线方向之间的夹角大于0度且小于或等于3度。

可选的，所述电场中止区的深度范围是1微米～30微米。

可选的，所述电场中止区的深度是5微米。

可选的，所述集电区的深度范围是0.1微米～5微米。

可选的，所述衬底为N型衬底，所述第一外延层为N型第一外延层，所述电场中止区上方的深沟结构为P型深沟结构，所述电场中止区内掺杂N型的第一离子，所述集电区内掺杂P型的第二离子。

可选的，所述电场中止区内第一离子的掺杂浓度，高于电场中止区上方的衬底内的N型离子的掺杂浓度。

可选的，所述集电区内第二离子的掺杂浓度，高于电场中止区上方的深沟结构内的P型离子的掺杂浓度。

可选的，所述第一离子包括磷离子，所述第二离子包括硼离子。

可选的，所述电场中止区内的第一离子的掺杂浓度范围是1E15原子每立方厘米至1E18原子每立方厘米。

可选的，所述体区内掺杂P型离子，所述源区内掺杂N型离子。

可选的，所述衬底和深沟结构的顶部还具有阻挡掺杂区，所述衬底的顶面暴露出所述阻挡掺杂区，所述阻挡掺杂区内掺杂N型的第三离子，并且，所述阻挡掺杂区内第三离子的掺杂浓度高于电场中止区上方的衬底内的N型离子的掺杂浓度，所述阻挡掺杂区内第三离子的掺杂浓度还高于第一外延层内的N型离子的掺杂浓度。