[发明专利]集成电路存储器装置和静态随机存取存储器装置

说明书

提供了集成电路存储器装置和静态随机存取存储器装置。集成电路存储器装置包括静态随机存取存储器(SRAM)单元和电耦接到所述SRAM单元的电荷存储电路。提供了电耦接到所述电荷存储电路的开关控制器。所述开关控制器和所述电荷存储电路被共同配置为通过以下方式循环与电耦接到所述SRAM单元的位线相关联的电荷来节省功率：(i)一旦SRAM单元写入操作开始，就从所述位线向电耦接到所述SRAM单元内的一对NMOS下拉晶体管的源极端子的电荷存储节点传输电荷，然后(ii)一旦所述SRAM单元写入操作完成，就使至少一部分电荷返回所述位线。

优先申请的引用

本申请要求于2020年10月27日提交的韩国专利申请No.10-2020-0140697的优先权，其公开内容通过引用并入本文。

技术领域

本发明构思涉及集成电路存储装置，并且更具体地涉及静态随机存取存储器(SRAM)装置和SRAM装置的运行方法。

背景技术

由于半导体工艺的高度集成和发展的需求，集成电路(IC)中包括的布线(wiringline)的宽度、间隔和/或高度会减小并且布线的寄生元件会增加。另外，IC的电源电压可能会被降低以降低功耗，并且运行速度可能会被提高，这样，布线的寄生元件对IC的影响可能会增加。尽管存在寄生元件，但通过各种半导体工艺制造的存储器件需要根据各种应用的要求稳定地提供高性能。降低能耗也很重要，降低能耗的最有效方法之一是降低供应给片上系统(SoC)架构的电压。

发明内容

本发明构思涉及一种减少在管理数据传输和存储的操作期间的能耗的高效的静态随机存取存储器(SRAM)装置及其运行方法。

根据本发明构思的一个方面，提供了一种SRAM装置，包括连接到字线和与所述字线相交的位线的存储单元。提供了包括开关晶体管的电荷存储电路，所述开关晶体管连接到所述存储单元并且被控制为(根据栅极信号的逻辑电平)选择性地阻断接地与所述存储单元之间的连接，所述电荷存储电路在所述接地与所述存储单元之间的连接被阻断时将来自所述位线当中的至少一条位线的电荷累积在电荷存储节点中。提供了开关控制器，所述开关控制器通过确定所述开关晶体管的所述栅极信号的所述逻辑电平来控制所述电荷存储电路。

根据本发明构思的一个方面，提供了一种SRAM装置，所述SRAM装置包括电荷存储电路以及共享电荷存储节点、第一位线和第二位线的至少一个存储单元，所述电荷存储电路与所述第一位线和所述第二位线中的至少一者共享电荷，并且所述电荷存储电路包括当与接地的电连接被阻断时存储所述电荷的所述电荷存储节点。

根据本发明构思的另一方面，提供了一种SRAM装置的操作方法，所述方法包括：(i)在执行写入操作之前，将连接到要被执行所述写入操作的存储单元的电荷存储节点与连接到要被执行所述写入操作的所述存储单元的第一位线和第二位线中的至少一条位线相连接，(ii)阻断所述电荷存储节点与接地之间的连接，(iii)在阻断与所述接地的连接之后，阻断所述第一位线和所述第二位线与所述电荷存储节点之间的连接，(iv)通过所述第一位线和所述第二位线对要被执行所述写入操作的所述存储单元执行所述写入操作，(v)在对要被执行所述写入操作的所述存储单元执行了所述写入操作之后，将所述第一位线和所述第二位线中的至少一条位线连接到所述电荷存储节点，以及(vi)至少部分地对所述第一位线和所述第二位线进行预充电。

根据本发明构思的另一实施例的集成电路存储器装置包括连接到字线(WL)和一对位线(BL、BLB)的静态随机存取存储器(SRAM)单元。提供了电耦接到SRAM单元的电荷存储电路。电荷存储电路包括电耦接在电荷存储节点与接地参考线(GND)之间的开关晶体管，电荷存储节点电连接到SRAM单元。提供了电耦接到电荷存储电路的开关控制器。开关控制器被配置为在写入操作期间关断开关晶体管，同时在一对位线中的第一位线与电荷存储节点之间传输电荷。