[发明专利]抗软错误的SRAM

说明书

本发明公开了一种抗软错误的SRAM的SRAM存储单元具有双重互锁结构，包括：共源连接的第一和第二NMOS管并由第一和第二NMOS管提供互锁的第一和第二存储节点，共源连接的第一和第二PMOS管并由第一和第二PMOS管提供互锁的第三和第四存储节点，共漏连接的第五MOS晶体管的栅极和源极连接在同相的第一和第三存储节点之间，共漏连接的第六MOS晶体管的栅极和源极连接在同相的第二和第四存储节点之间；共源连接的第七MOS晶体管的栅极和漏极连接在反相的第一和第四存储节点之间；共源连接的第八MOS晶体管的栅极和漏极连接在反相的第二和第三存储节点之间，第五至第八MOS晶体管都为PMOS管。本发明能容忍一个节点电位发生翻转，且能降低静态漏电功耗。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种抗软错误的SRAM。

背景技术

集成电路技术节点的逐渐减小给芯片的可靠性带来了很多挑战，其中一个挑战就是单粒子效应带来的软错误。

软错误可能会发生在不同的电子设备中，例如汽车电子、医疗设备等。

近些年，由于工艺节点不断先进，器件靠的越来越近，器件尺寸也越来越小，这使得电荷收集和电荷分享导致的单粒子翻转成为软错误的一个重要来源。

传统的SRAM存储单元通常采用输入输出互相连接的两个CMOS组成，在发生节点翻转时，不具有容软错误的功能。

如图1所示，是现有一种抗软错误的SRAM的SRAM存储单元的电路图，这是一种quatro电路，互锁单元结构包括了四个PMOS管和四个NMOS管；PMOS管P101和NMOS管N101并不直接连接成CMOS；同样，PMOS管P102和NMOS管N102也不直接连接成CMOS。PMOS管P101的栅极连接节点QN，而NMOS管N101的栅极则连接节点A；其中节点QN通过PMOS管P102实现和节点Q反相，节点A则通过PMOS管P103和节点Q反相，所以，最后节点A和节点QN的信号是同相信号，所以，PMOS管P101和NMOS管N101的连接结构最后依然类似于CMOS。同样，PMOS管P102和NMOS管N102的连接结构最后也类似于CMOS，使得PMOS管P101和NMOS管N101的连接结构和PMOS管P102和NMOS管N102的连接结构构成以节点Q和节点QN为存储节点的一重互锁结构。

同样，PMOS管P103和NMOS管N103的连接结构最后依然类似于CMOS，PMOS管P104和NMOS管N104的连接结构最后依然类似于CMOS，使得PMOS管P103和NMOS管N103的连接结构和PMOS管P104和NMOS管N104的连接结构构成以节点A和节点B为存储节点的另一重互锁结构，最后实现双重的互锁单元结构，从而能实现抗软错误。

图1中采用了2个传输管，分别为NMOS管N105和NMOS管N106。NMOS管N105和N106的栅极连接字线WL，源极分别连接位线BL和BLB，漏极分别连接节点Q和QN。

发明内容

本发明所要解决的技术问题是提供一种抗软错误的SRAM，能容忍一个节点电位发生翻转，能降低静态漏电功耗以及还能增加读写速度。

为解决上述技术问题，本发明提供的抗软错误的SRAM的SRAM存储单元具有双重互锁结构，包括：

共源连接的第一NMOS管和第二NMOS管，所述第一NMOS管的漏极为第一存储节点，所述第二NMOS管的漏极为第二存储节点，所述第一NMOS管的源极和所述第二NMOS管的源极都接地，所述第一NMOS管的栅极连接所述第二存储节点，所述第二NMOS管的栅极连接所述第一存储节点，所述第一存储节点和所述第二存储节点互为反相。