[发明专利]一种基于1553B总线的通信装置及通信方法

权利要求书

1.一种基于1553B总线的通信装置，包括：双路收发器、SOC控制器组件以及变压器，其特征在于，所述双路收发器分别与SOC控制组件以及变压器相连，所述双路收发器与外部1553B数据总线耦合连接，所述变压器通过电平转换电路连接至耦合器，耦合器与外部1553B数据总线连接，所述外部1553B数据总线通过双路收发器和通信设备连接，所述SOC控制组件用于控制双路收发器和通信设备进行通信；

所述通信设备包括远程终端RT和总线监视器BM；

所述SOC控制组件包括主控芯片，所述主控芯片采用SOC片上系统，所述SOC片上系统包括FPGA和硬核处理器，所述硬核处理器包括驱动模块，所述驱动模块用于控制1553B总线接口模块；

所述1553B总线接口模块包括寄存器更新模块、读写模块和空闲判断模块，所述总线接口模块分别与AXI总线和编解码模块相连，寄存器包括中断寄存器、状态寄存器和数据寄存器；

所述寄存器更新模块用于根据接收/发送状态标识更新状态寄存器数值，根据解码数据有效及发送完成标志更新中断寄存器数值，同时产生中断信号；

所述读写模块用于根据1553B总线上的读写脉冲执行接收FIFO和发FIFO的读写操作；

所述空闲判断模块用于对总线空闲时间进行计时，产生空闲中断，协议层进行总线监视器的消息判断；

所述中断寄存器用于中断处理，所述中断处理具体包括：

读取总线接收到的数据；

进行模式判断，若为总线监视器监视模式，进行中断方式判断；若中断方式为接收中断，将数据存入环形缓冲，若中断方式为发送中断，将发送缓冲区数据存入环形缓冲；若中断方式为空闲中断，存入空闲中断标识字；

若为远程终端模式，进行命令字判断，将数据写入FIFO中。

2.如权利要求1所述的一种基于1553B总线的通信装置，其特征在于，所述FPGA与硬核处理器之间通过内部AXI总线进行数据通信。

3.如权利要求1所述的一种基于1553B总线的通信装置，其特征在于，所述外部1553B总线包括A通道和B通道，FPGA逻辑对应1553B的A和B通道，所述FPGA包括两套相同的逻辑转换模块，所述逻辑转换模块包括单双端变换模块、编码模块和解码模块。

4.如权利要求1所述的一种基于1553B总线的通信装置，其特征在于，所述硬核处理器内嵌操作系统，所述操作系统通过驱动模块将1553B总线挂载为字符设备，实现用户端与1553B总线之间的接口通信，所述驱动模块包括初始化模块、中断处理模块及总线监视器消

息判断任务模块。

5.如权利要求3所述的一种基于1553B总线的通信装置，其特征在于，双路收发器通过所述单双端变换模块连接至1553B总线，双路收发器接收信号时经过编码模块将双相曼彻斯特编码转换为单端信号，发送信号时经过解码模块将单端信号转换为双端信号。

6.如权利要求3所述的一种基于1553B总线的通信装置，其特征在于，所述解码模块包括同步头识别模块、串并转换模块和校验模块，所述同步头识别模块用于根据输入数据的同步头判断是指令/状态字还是数据字，所述串并转换模块用于根据时钟模块输入时钟将输入数据进行串并转换，所述校验模块用于对输入数据进行奇偶校验，所述编码模块接收来自1553B总线接口模块的数据，FPGA用于添加相应同步头、校验和计算、并串转换输出串行数据至单双端变换模块，发送完成后给出完成状态标识。

7.如权利要求1所述的一种基于1553B总线的通信装置，其特征在于，所述命令字判断过程包括：

若是命令字，则进行命令字解析，将RT地址过滤，发送或接收判断，将数据写入FIFO中，同时将数据字存储；

若不是命令字，则判断数据字是否接收完成，若接收完成返回继续判断是否为命令字，否则将数据字存储。

8.如权利要求1所述的一种基于1553B总线的通信装置，其特征在于，还包括总线监视器消息判断，所述总线监视器消息判断过程包括如下步骤：

等待BM环形缓冲区信号量；

读取数据，进行空闲中断标志判断，若是空闲中断，则给出消息超时标志，写入消息队列，继续等待BM环形缓冲区信号量；

若不是空闲中断，则进行指令或响应字判断，判断该指令是否为新指令，若是新指令，按新指令等待接收数据或响应，否则继续等待接收下一数据直至消息接收或响应完成，将消息写入队列。