[发明专利]一种应用于高速模数转换器的高速比较器

说明书

一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器两个模块。所述的比较器模块由前置放大电路、输入缓冲再生电路，复位电路三个部分构成。前置放大电路将差分输入信号放大，输入缓冲再生电路部分利用锁存器实现再生的目的，复位电路利用高电平实现复位。所述的回转器通过与再生电路的输出相连，建立外部充电路径，形成负电容与再生电路中的寄生电容抵消，从而达到减少寄生电容的目的。本发明利用基于回转器的电容消除技术，消除了寄生电容对高速比较器的速度的限制，能够有效提高比较器的速度。

技术领域

本发明属于集成电路设计领域，具体涉及一种应用于高速模数转换器的高速比较器。

背景技术

在现代移动通信技术以及检测设备当中，大带宽的高速模数转换器是许多电子系统中重要的部件。比较器是高速模数转换器中的核心原件，市场需求对比较器的性能要求也就越来越高。其速度决定数模转换器的速度。在高速超采样高精度数模转换器中，提高比较器的速度是提高数模转换器整体性能的有效方法之一。

电阻分配式比较器、差分对比较器和电荷分配型比较器是比较常见的比较器结构，其他种类的比较器结构通常是以这几种比较器为基础改进得到的。电阻分配式比较器典型结构如图1所示，差分对比较器典型结构如图2所示，电荷分配型比较器典型结构如图3所示。但是这些结构的速度受到寄生电容，尾电流，晶体管放大功能的限制，对比较器的速度都有限制。

在传统的比较器中，如果想要提高比较器的速度，需要加宽晶体管，改善晶体管的长宽比。加宽晶体管，从而获得更高的电流，从而提高比较器的速度。然而当电流增加到一定程度时，比较器的速度将不再提高。

发明内容

为了克服现有技术中存在的不足，本发明提供了一种应用于高速模数转换器的高速比较器电路，该高速比较器电路基于回转器结构，利用电容消除技术，从而消除了寄生电容对比较器速度的限制，利用此技术可以有效提升比较器的速度。本发明解决了高速数模转换器对于比较器电路高速性能的要求。

一种应用于高速模数转换器的高速比较器，包括比较器模块和回转器模块；

所述比较器模块包括前置放大电路、输入缓冲再生电路，复位电路；所述前置放大电路将差分输入信号放大为共模电压，所述输入缓冲再生电路部分利用锁存器实现再生，所述复位电路利用高电平实现复位，建立新的比较器；

所述回转器与输入缓冲再生电路的输出相连，建立外部充电路径形成负电容与输入缓冲再生电路中的寄生电容抵消，从而减少寄生电容。

进一步地，所述比较器模块还包括偏置电压输入电路，其中电源电压接M1的源极，M1的漏级和M2的源极相接，M2的漏极与M3和M4的源极相接。

进一步地，所述前置放大电路的具体电路结构为，差分输入信号INP从PMOS管M3的栅极进入，INN则从PMOS管M4的栅级进入，得到两个输出信号，分别从PMOS管M3和M4的漏极出来，进入到输入缓冲再生电路中。

进一步地，所述输入缓冲再生电路的具体电路结构为，从前置放大电路中的PMOS管M3的漏极出来的输出信号从NMOS管M5的漏极中进入，从前置放大电路中的PMOS管M4的漏极出来的输出信号从NMOS管M6的漏极中进入；NMOS管M5的栅极和NMOS管M6的漏极、PMOS管M4的漏极相连，NMOS管M6的栅极和NMOS管M5的漏极、PMOS管M3的漏极相连，NMOS管M5和M6的源极分别和地相接；NMOS管M5和M6交叉耦合，构成锁存器；一旦比较器达到共模电压，锁存器就会形成一个再生电路，将OUTN和OUTP放大到数字逻辑电平。