[发明专利]一种晶圆级芯片封装结构及工艺

说明书

本发明公开了一种晶圆级芯片封装结构及工艺，属于半导体技术领域。晶圆级芯片封装结构及工艺包括，将光刻胶均匀涂布在所述第一芯片的钝化层上，经热盘软烤定型成膜，通过曝光‑显影方式，利用显影液暴露第一焊盘，然后通过物理气相沉积工艺、化学气相沉积工艺、溅射、电镀、化学镀或者植球工艺中的至少一种制备得到金属凸块。塑封体设置了连接柱能有效地改善塑封体内部的应力问题。本发明结合晶圆级芯片封装与系统集成方法相结合的优势，减小封装结构的面积、降低制造成本、提高了晶圆级芯片封装结构及工艺的良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种晶圆级芯片封装结构及工艺。

背景技术

随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。

电子设备实现预设功能的主要部件是芯片，随着集成电路技术的不断进步，芯片的集成度越来越高，芯片的功能越来越强大，而芯片的尺寸越来越小，故芯片需要通过封装，形成封装结构，以便于芯片与外部电路电连接。

芯片也可以将多个不同功能的逻辑元件、模拟元件、有源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，不同IC集成，可以实现更复杂的系统，使相同功能下的芯片尺寸更小，设计周期、市场周期更短，成本较低。

晶圆级系统封装(wafer level package,简称WLP)是在衬底上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

传统的晶圆级封装方法通常包括：提供基底，在基底上形成介电层，然后再在基底上通过黏合层来将一个或多个第一芯片附着至介电层，之后，再在基底上形成另一介电层，再在介电层中形成导电层，随后在第一芯片上堆叠第二芯片，接着，在介电层上形成成型材料以围绕第二芯片。

然而上述方法过程复杂、稳定性差，在外力或者热冲击之下，封装结构可能会发生变形，塑封体内部，基板与芯片之间都可能产生较大的应力，严重时可能会导致芯片封装结构失效。

发明内容

本发明的目的在于针对现有芯片封装结构的缺陷和不足，提供一种结构简单，设计合理、采用连接柱改善传统封装结构的方式，使芯片封装结构在外力或者热冲击之下减少发生变形的几率，降低塑封体内部的基板与芯片之间的较大应力。

为实现上述目的，本发明采用的技术方案是：一种晶圆级芯片封装结构及工艺，包括：第一芯片、导电柱、衬底、第二芯片、塑封体、连接柱、外封装体、导电凸块、第二焊盘、介电层、钝化层、第二开口、焊盘、第一焊盘、金属凸块、胶层、第一开口、模具。

进一步地，第一芯片设置在模具上，所述第一芯片的表面向上露出第二焊盘。

进一步地，所述模具上设置有衬底，所述衬底上面设置有导电柱。

进一步地，所述导电柱与设置在第一芯片表面的第一焊盘以及第二焊盘电连接。

进一步地，所述导电柱向衬底背面延伸并埋在所述衬底内。

进一步地，所述衬底上设置有连接柱。

进一步地，所述连接柱贯穿所述第一芯片，并指向所述第二芯片。

进一步地，所述第一芯片的第二焊盘上设置有钝化层。

进一步地，所述钝化层设置有第二开口，在所述第二开口制作导电凸块。

进一步地，所述第二芯片放置在所述导电凸块上，与所述第一芯片通过所述导电凸块电连接。

进一步地，所述模具上注入熔融状态的塑封料,使所述塑封料凝固和固化处理后，形成塑封体。