[发明专利]一种片内高带宽总线的片间串行桥接方法

说明书

一种片内高带宽总线的片间串行桥接方法，包括以下步骤：（1）利用锁相环技术对总线同步时钟倍频；（2）利用倍频时钟将内部总线各种信号串行化；（3）片外高速传输串行地址、控制信号，启动读或者写的握手协议；（4）读或者写握手成功，进入连续数据传输阶段，片外高速连续传输数据；（5）若连续数据传输阶段步骤（4）中传输正常结束，则状态、控制、地址信号恢复自身功能属性，准备建立下一轮读或写操作输；（6）若连续数据传输阶段（4）出现异常，则返回步骤（3）。本发明可以将片间连接数量减少到易于实现的范围内；可将片内总线串行化高速发送，扩展端的接收串行数据，解串还原总线，从而降低设计风险，降低单片器件成本。

技术领域

本发明涉及片间串行桥接方法，具体涉及一种片内高带宽总线的片间串行桥接方法。

背景技术

片内总线是实现SoC中IP核连接最常见的技术手段，它以总线方式实现IP核之间数据通信。一个片上总线规范一般需要定义各个模块之间初始化、仲裁、请求传输、响应、发送接收等过程中驱动、时序、策略等关系。 片内总线以及标准化，工业界也已经基于标准片内总线开发了大量成熟的IP核。

现有技术的缺点：设计多个器件配套工作时，片内高性能总线连接线数量较多，无法直接将片内总线扩展到片外，由于片间互连引脚数量有限，难以实现片内总线往片外扩展。

发明内容

本发明要解决的技术问题是，克服现有技术存在的上述缺陷，提供一种可以将片间连接数量减少，且可实现片内总线扩展的片内高带宽总线的片间串行桥接方法。

本发明解决其技术问题所采用的技术方案是：一种片内高带宽总线的片间串行桥接方法，包括以下步骤：

（1）利用锁相环技术对总线同步时钟倍频；锁相环利用外部输入的参考信号控制环路内部振荡信号的频率和相位，利用锁相环路可以实现稳定且高频的时钟信号；倍频是指时钟信号频率成倍数增加，例如输入时钟10MHz，倍频输出时钟80MHz，就增加了8倍；总线上按照时钟信号的步调统一工作的，叫做同步总线。总线同步时钟，片内总线都是时钟同步的，片内总线在工作的时候，总线上各个信号都在这个时钟信号的驱动下统一协调动作，这个信号就叫做同步时钟；

（2）利用倍频时钟将内部总线各种信号串行化；串行传输的信号，并行后可以输出作为地址、控制、状态、数据等信号，根据总线协议改变，在协议握手阶段只需要地址、控制、状态信号，就只需要传输地址、控制、状态三组信号，在握手后数据传输阶段，只需要传输数据；

（3）片外高速传输串行地址、控制信号，启动读或者写的握手协议；

（4）读或者写握手成功，进入连续数据传输阶段，片外高速连续传输数据；

（5）若连续数据传输阶段步骤（4）中传输正常结束，则状态、控制、地址信号恢复自身功能属性，准备建立下一轮读或写操作输；

（6）若连续数据传输阶段（4）出现异常，则返回步骤（3）。

本发明的有益效果是，可以将片间连接数量减少到易于实现的范围内，最少仅需6条信号即可实现片内总线扩展；可将片内总线串行化高速发送，扩展端的接收串行数据，解串还原总线，从而可以将一个复杂的器件拆分成多个器件组合，降低设计风险，降低单片器件成本；内部总线包含多种状态、控制、地址、数据等信号，不仅需要解决信号的串行化传输，还需要解决总线时序协议，完成特定地址数据的读过程以及写过程。

附图说明

图l是本发明的片内总线串行化的示意图；

图2是本发明的片内总线串行数据传输图；

图3是本发明的控制、状态、地址与数据的串行传输与恢复的示意图；

图4是本发明的内部总线信号示例图；

图5是本发明的总线扩展内部框图。

具体实施方式

下面结合实施例对本发明的具体实施方式作进一步详细说明：

参照图1-5，本发明具体实施方式包括以下步骤：