[发明专利]一种链式网状电容结构及其构建方法、布局方法

说明书

本发明公开了一种链式网状电容结构及其构建方法、布局方法，链式网状电容结构布局封装于芯片内部，包括：多个接地线路层、多个工作电压线路层和多个电容；所述接地线路层与所述工作电压线路层依次交替平行排列，且相邻的接地线路层与工作电压线路层之间的间隔区域为电容安装区域；每个所述电容安装区域中分别设置有若干个电容，且在同一电容安装区域中相邻的两个电容之间的间隙为电容间隙；链式网状电容结构通过环形结构布局或网路结构布局来对芯片进行版图布局，从而完成芯片的封装。本发明能解决现有技术中造成芯片面积浪费的问题，并通过芯片内部来消除电磁或静电对芯片性能的影响，从而提升芯片的性能。

技术领域

本发明属于集成电路领域，特别涉及一种链式网状电容结构及其构建方法、布局方法。

背景技术

随着时代的发展，电子应用类的产品层出不穷，应用的场景各式各样，一般来说绝大部分的应用都是在正常环境下使用，但有时候也会应用于较高的电磁环境干扰环境下。而在这种情况下，保证电子产品中的芯片不仅能够工作，还能发挥稳定的功能，是本领域技术人员急需解决的，并且随着半导体工艺到达深亚微纳米工艺时，芯片特征尺寸越来越小，器件就更容易收到外界的干扰，因此本领域技术人员有动机去寻找能够更加有效地通过后端布局设计来提高芯片保护的方法。

现有技术中，应用于高电子辐射或高电磁干扰环境下的芯片，市面上普遍采用的是陶瓷封装的形式，虽然此种方法能够有效的屏蔽或绝缘芯片内部电路与芯片外部的高电磁环境，但采用陶瓷封装的代价就是需要芯片内部垫片的增加，并由于封装形式的需要，会有额外增加芯片面积的可能性。

为了解决现有技术中陶瓷封装造成芯片面积浪费而导致成本的增加的问题，以及更好的通过芯片内部来降低或消除电磁对芯片内部电路功能或性能的影响，本领域技术人员有动机开发一种链式网状电容结构及其构建方法、布局方法。

发明内容

本发明所要解决的技术问题在于，提供一种链式网状电容结构及其构建方法、布局方法，解决了现有技术中造成芯片面积浪费导致成本的增加，并通过芯片内部来消除电磁对芯片性能的影响。

为了解决上述技术问题，本发明提供了一种链式网状电容结构，布局封装于芯片内部，包括：多个接地线路层、多个工作电压线路层和多个电容；

所述接地线路层与所述工作电压线路层依次交替平行排列，且接地线路层与工作电压线路层之间的间隔区域为电容安装区域；

每个所述电容安装区域中分别设置有若干个电容，且在同一电容安装区域中相邻的两个电容之间的间隙为电容间隙；其中，所有所述电容间隙大小相同；

所有所述电容均为PMOS晶体管或均为NMOS管。

进一步地，当所有所述电容均为PMOS晶体管时，所述电容安装区域中的接地线路层分别与其内部的各PMOS晶体管的栅极连接，所述电容安装区域中的工作电压线路层分别与其内部的各PMOS晶体管的源极和漏极连接。

进一步地，当所述多个电容均为NMOS晶体管时，所述电容安装区域中的接地线路层分别与其内部的各NMOS晶体管的栅极连接，所述电容安装区域中的工作电压线路层分别与其内部的各NMOS晶体管的源极和漏极连接。

进一步地，所有所述电容还可以均为金属电容；

其中，所述电容安装区域中的接地线路层分别于其内部的各金属电容的第一端连接，所述电容安装区域中的工作电压线路层分别与其内部的各金属电容的第二端连接。

进一步地，任意一个电容安装区域中的电容均与相邻的电容安装区域中的电容对齐或错位排列。

进一步地，任意一个电容安装区域中的电容均与相隔一个电容安装区域的电容对齐排列。

同时，本发明实施例还提供一种链式网状电容结构的构建方法，所述构建方法用于构建本发明实施例所述的一种链式网状电容结构，具体为：