[发明专利]一种方片半导体脉冲功率开关及其制备方法

权利要求书

1.一种方片半导体脉冲功率开关的制备方法，其特征在于，包括下述步骤：

（1）将n型Si芯片清洗干净后，采用激光在所述Si芯片的周边位置进行单面开第一槽，所述第一槽的形状为方形；

（2）对开设有第一槽的Si芯片进行掺杂处理并形成pnpn结构；

（3）在pnpn结构的阳极四周内边缘刻蚀第二槽；

（4）在pnpn结构的阳极四周外边缘刻蚀第三槽；且所述第三槽的宽度大于所述第二槽的宽度，所述第三槽的深度大于所述第二槽的深度；

（5）对开槽后的Si芯片进行保护；

（6）根据需要将Si芯片切割成预设大小的方形后获得方片半导体脉冲功率开关；

所述第一槽所在表面与所述第二槽和第三槽所在表面是Si芯片的相对表面；

所述第一槽的槽深350μm~1250μm，槽宽80μm ~150μm；

所述第二槽宽度为40μm ~70μm，深度为20μm ~30μm；

所述第三槽宽度为70μm ~110μm，深度为30μm ~50μm。

2.如权利要求1所述的制备方法，其特征在于，步骤（2）具体包括：

（21）在所述Si芯片上进行淡杂质扩散来增加表面和体内浓度，形成pnp结构；

（22）通过化学腐蚀对pnp结构的阳极进行减薄至预先设定的厚度；

（23）采用正离子杂质对pnp结构的p区进行扩散来实现表面浓度的增加，并形成pnpn结构。

3.如权利要求2所述的制备方法，其特征在于，步骤（2）还包括：

（24）通过对所述Si芯片的表面进行第一次氧化，形成SiO2层掩蔽层；

（25）通过将光刻板的图形转移到Si芯片的阴极上，使pnpn结构的非n+发射极处形成光刻胶保护膜；

（26）通过腐蚀去掉没有光刻胶保护处的SiO2层；并对pnpn结构的非n+发射极处的光刻胶进行去除；

（27）对阴极n+发射区进行磷扩散，形成阴极侧的n+发射极；

（28）对阳极p+发射区进行浓硼扩散，形成阳极侧的p+发射极；

（29）对上述经过扩散后的Si芯片表面进行第二次氧化，形成SiO2层掩蔽层。

4.如权利要求2所述的制备方法，其特征在于，步骤（22）中预先设定的厚度为55μm ~100μm。

5.如权利要求3所述的制备方法，其特征在于，阴极n+发射区的掺杂浓度为（1×10¹⁷~1×10²⁰）cm^-3，结深为（5~16）μm；阳极发射区p+掺杂浓度为（1×10¹⁴~1×10²⁰）cm^-3，深度为（55~100）μm。

6.如权利要求1-5任一项所述的制备方法，其特征在于，步骤（5）具体包括：

（51）对开槽后的Si芯片进行玻璃钝化保护；

（52）通过LPCVD淀积LTO膜使得其在低温下形成二氧化硅保护膜。

7.如权利要求1-5任一项所述的制备方法，其特征在于，在步骤（5）之后且步骤（6）之前还包括：通过激光在Si芯片的阴极刻出阴极引线孔，在Si芯片的阳极刻出阳极引线孔。

8.一种基于权利要求1-7任一项所述的制备方法获得的方片半导体脉冲功率开关。