[发明专利]一种4-8通道高速CMOS驱动芯片

权利要求书

1.一种4-8通道高速CMOS驱动芯片，其特征在于，包括：单通道驱动电路、保护电路和输出电路，所述单通道驱动电路用于将输入的数字信号转换为第一预设电压：V_S+、V_S-、V_H和V_L，所述保护电路用于在过温或过流时关断所述CMOS驱动芯片，所述输出电路用于提高所述CMOS驱动芯片的输出电压范围；

所述单通道驱动电路包括：电源电压检测模块、电平转换器和三态控制模块；其中，

所述三态控制模块用于控制所述输出电路在不同工作模式之间进行切换，所述工作模式包括驱动模式和不定态，所述驱动模式包括高电平输入模式和低电平输入模式；

所述电源电压检测模块用于在检测到V_S-从零开始减小至预设阈值时，控制所述电平转换器切换至高电平输入模式或低电平输入模式；

所述电平转换器用于将输入的所述数字信号平移至不随电源电压变化的第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。

2.根据权利要求1所述的4-8通道高速CMOS驱动芯片，其特征在于，所述电源电压检测模块包括晶体管：M1、M2和M3及反相器：I1和I2；

其中，M1的栅极和M2的栅极接地，M1的源极与V_S+连接，M2的源极与V_S-连接，M1的漏极、M2的漏极和M3的漏极与I1的输入端连接，M3的源极与V_S+连接，I1的输出端和I2的输入端连接，且I1的输出端与I2的输入端之间包括第一节点，M3的栅极连接至所述第一节点。

3.根据权利要求2所述的4-8通道高速CMOS驱动芯片，其特征在于，还包括电源电压信号端和偏置电压信号端，所述保护电路包括过温保护电路；

所述过温保护电路包括比例运算放大器、单位增益跟随器、迟滞比较器、晶体管：Q1和M4、电阻：R1、R2、R3和R4；其中，

Q1的基极和集电极接地、发射极与M4的漏极连接，M4的栅极与所述偏置电压信号端连接、源极与所述电源电压信号端连接；Q1的发射极与M4的漏极之间包括第二节点，所述比例运算放大器的同相端与所述第二节点连接、反相端经R1接地、输出端与所述迟滞比较器的反相端连接，R2并联于所述比例运算放大器的反相输入端与输出端之间；所述单位增益跟随器的同相端与所述参考电压信号端连接、反相端与输出端连接；所述迟滞比较器的同相端与第三节点连接，所述第三节点位于R3和R4之间，所述迟滞比较器的同相端经R3连接至所述单位增益跟随器的输出端、并经R4接地。

4.根据权利要求3所述的4-8通道高速CMOS驱动芯片，其特征在于，Q1为PNP型双极晶体管，M4为PMOS晶体管。

5.根据权利要求3所述的4-8通道高速CMOS驱动芯片，其特征在于，还包括带隙基准电压源电路、第一信号输入端和第二信号输入端，所述带隙基准电压源电路包括第三节点、第四节点、第五节点、第六节点、第七节点、电阻：R5、R6和R7、以及晶体管：M5、M6、M7、M8、M9、M10、M11、M12和M13；

其中，M5的栅极与所述偏置电压信号端连接、漏极与所述第三节点连接、源极与所述电源电压信号端连接，M6的源极与M7的源极均连接至所述第三节点，M6的漏极、M8的栅极和M9的栅极与所述第四节点连接、M6的栅极与第一信号输入端连接，M7的栅极与第二信号输入端连接、漏极与M9的漏极连接，M9的源极与M8的源极均接地；

M10的栅极与所述偏置电压信号端连接、源极与所述电源电压信号端连接、漏极连接至所述第五节点，M11的栅极与M9的漏极连接、漏极与所述第五节点连接、源极接地，C₁的一端与第五节点连接、另一端与M11的栅极连接，M12的栅极与漏极连接、源极与所述电源电压信号端连接，M13的栅极与所述第五节点连接、源极与R5的一端连接，R5的另一端经R6连接至Q2的发射极，Q2的基极与集电极连接后接地，R5与R6之间包括第六节点，所述第六节点与第一信号输入端连接；R7的一端与M10的源极连接、另一端与Q3的发射极连接，Q3的基极与集电极连接后接地，R7与Q3的发射极之间包括第七节点，所述第七节点与第二信号输入端连接。