[发明专利]一种低功耗高稳定性的GIP电路及其驱动方法

权利要求书

1.一种低功耗高稳定性的GIP电路的驱动方法，电路包括晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14和电容C1；

T1的栅极连接KLn-1，T1的漏极连接Q点，T1的源极连接VGH；

T2的栅极连接KLn+1(RST)，T2的漏极连接VGL，T2的源极连接KLn；

T3的栅极连接P点，T3的漏极连接KLN，T3的源极连接VGL；

T4的栅极连接Q点，T4的漏极连接VGH，T4的源极连接Gn；

T5的栅极连接P点，T5的漏极连接Gn，T5的源极连接VGL；

T6的栅极连接P点，T6的漏极连接KLn，T6的源极连接VGL；

T7的栅极连接Q点，T7的漏极连接P点，T7的源极连接VGL；

T8的栅极和源极分别连接CKL，T8的漏极连接P点；

T9的栅极连接CKLB，T9的漏极连接P点，T9的源极连接VGL；

T10的栅极连接KLn+1，T10的漏极连接Gn，T10的源极连接VGL；

T11的栅极连接KLn+1，T11的漏极连接KLn，T11的源极连接VGL；

T12的栅极连接KLn+1(RST)，T12漏极连接KLN，T12的源极连接Q点；

T13的栅极连接P点，T13的漏极连接Q点，T13的源极连接KLn；

T14的栅极连接Q点，T14的漏极连接CKL，T14的源极连接KLn；

C1的一极板连接Q点，C1的另一极板连接KLn；其特征在于：方法包括以下步骤：

在预充期间t1，CKLB、KLn-1和VGH保持高电位，KLn+1、CKL和VGL保持低电位；

在输出期间t2，VGH、CKL保持高电位，KLn-1、KLn+1、CKLB和VGL保持低电位；

在下拉期间t3，VGH、CKLB和KLn+1为高电位，VGL、CKL和KLn-1为低电位；

在下拉维持期间t4，VGH和CKL为高电位，其余信号均为低电位。

2.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：GIP驱动电路阵列设置于显示面板上，且位于所述显示面板的一侧。

3.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：显示面板为OLED显示面板或者LCD显示面板。

4.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：还包括驱动IC，KLn-1、Gn和KLn +1与驱动IC连接。

5.根据权利要求1所述的一种低功耗高稳定性的GIP电路的驱动方法，其特征在于：晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14均为薄膜晶体管。

6.一种低功耗高稳定性的GIP电路的驱动方法，采用权利要求1至5之一所述的一种低功耗高稳定性的GIP电路，其特征在于：方法包括以下步骤：

在预充期间t1，CKLB、KLn-1和VGH保持高电位，KLn+1、CKL和VGL保持低电位；

在输出期间t2，VGH、CKL保持高电位，KLn-1、KLn+1、CKLB和VGL保持低电位；

在下拉期间t3，VGH、CKLB和KLn+1为高电位，VGL、CKL和KLn-1为低电位；

在下拉维持期间t4，VGH和CKL为高电位，其余信号均为低电位。