[发明专利]一种PCB上锡风险的标识方法及相关装置

说明书

本申请公开了一种PCB上锡风险的标识方法，包括：从PCB板中筛选出目标插接件；基于所述PCB板的叠层分布对所述目标插接件的每个pin进行连接面积计算，得到每个pin对应的连接面积；将所述连接面积大于标准面积的pin标识为风险pin。实现了自动化检查PCB上锡风险，而不是通过人工检查的方式对存在上锡风险进行检查，提高了风险检查的效率，同时还避免了人工的主观错误，提高了风险检查的效果。本申请还公开了一种PCB上锡风险的标识装置、服务器以及计算机可读存储介质。

技术领域

本申请涉及计算机技术领域，特别涉及一种PCB上锡风险的标识方法、标识装置、服务器以及计算机可读存储介质。

背景技术

随着信息技术的不断发展，服务器产品的功能和形态越来越多。为实现不同服务器产品的更新升级，PCB(Printed Circuit Board，印刷电路板)板卡尺寸不变的情况下，PCB层数会有增加。随着PCB层数增多，在PCB设计时通常会出现插接件PTH(plate throughhole，板子导通孔)pin脚焊接不良的问题。

也就是说，电路板不同层中导电图形之间的铜箔线路就是用PTH导通或连接起来的，但却不能插装组件引腿或者其他增强材料的镀铜孔。印制电路板是由许多的铜箔层堆叠累积形成的。铜箔层彼此之间不能互通是因为每层铜箔之间都铺上了一层绝缘层，所以他们之间需要靠导通孔来进行讯号链接，因此，需要对导通孔进行焊接检查。

相关技术中，一般是通过人工检查的方式确定该PCB设计中的问题，不仅效率较低，需要投入大量的人力成本，还容易引入技术人员的主观错误，导致无法检查出上锡粉线的错误。

因此，如何提高检查上锡风险的效率是本领域技术人员关注的重点问题。

发明内容

本申请的目的是提供一种PCB上锡风险的标识方法、标识装置、服务器以及计算机可读存储介质，以提高检查上锡风险的效率，减少检查成本，避免人工检查加入的主观错误。

为解决上述技术问题，本申请提供一种PCB上锡风险的标识方法，包括：

从PCB板中筛选出目标插接件；

基于所述PCB板的叠层分布对所述目标插接件的每个pin进行连接面积计算，得到每个pin对应的连接面积；

将所述连接面积大于标准面积的pin标识为风险pin。

可选的，从PCB板中筛选出目标插接件，包括：

获取所述PCB板的工艺信息；

从所述PCB板中筛选工艺信息为波峰焊的插接件作为所述目标插接件。

可选的，基于所述PCB板的叠层分布对所述目标插接件的每个pin进行连接面积计算，得到每个pin对应的连接面积，包括：

基于所述PCB板的叠层分布对所述目标插接件的每个pin的每一层均进行连接面积计算，得到每个pin对应的多层连接面积；

将每个pin对应的每层连接面积相加，得到每个pin对应的连接面积。

可选的，将所述连接面积大于标准面积的pin标识为风险pin，包括：

基于所述目标插接件的pin数量确定所述标准面积；

将所述连接面积大于标准面积的pin标识为所述风险pin。

可选的，还包括：

基于pin排列方式获取所述目标插接件的pin数量。

可选的，基于pin排列方式获取所述目标插接件的pin数量，包括：

当所述pin排列方式为不规则排列时，通过所述目标插接件的封装名获取所述目标插接件的pin数量。