[发明专利]3D非易失性存储装置及其读数据方法、写数据方法

权利要求书

1.一种3D非易失性存储装置，其特征在于，包括：

控制晶圆，设有NVM接口；

缓存晶圆，设置在所述控制晶圆的一侧，且与所述NVM接口电连接；

非易失性存储晶圆，设置在所述控制晶圆设有所述缓存晶圆的一侧，且与所述NVM接口电连接；

所述控制晶圆接收写请求，判断所述缓存晶圆是否还有缓存空间，若否，所述控制晶圆将所述缓存晶圆中存储的部分数据转存至所述非易失性存储晶圆，并将所述写请求对应的数据写入所述缓存晶圆；

其中，转存至所述非易失性存储晶圆中的部分数据为优先级低的数据。

2.根据权利要求1所述的3D非易失性存储装置，其特征在于，所述控制晶圆进一步包括：

操作处理子模块，与所述NVM接口连接，用于从所述写请求中获取写地址及与所述写地址对应的数据；

缓存子模块，分别与所述操作处理子模块及所述缓存晶圆连接，用于缓存所述写地址及与所述写地址对应的数据；

内存控制子模块，分别与所述缓存子模块及所述缓存晶圆连接，用于将与所述缓存子模块内的所述数据写入所述缓存晶圆；

NVM操作子模块，分别与所述缓存晶圆及所述非易失性存储晶圆连接，用于将所述缓存晶圆中存储的数据直接写入至所述非易失性存储晶圆。

3.根据权利要求1所述的3D非易失性存储装置，其特征在于，所述控制晶圆还用于按照预设规则对所述缓存晶圆中存储的数据进行优先级排序。

4.根据权利要求3所述的3D非易失性存储装置，其特征在于，所述控制晶圆接收读请求，在所述读请求对应的数据存储在所述缓存晶圆时，所述控制晶圆从所述缓存晶圆读取所述读请求对应的数据，并按照读取频率对所述读请求对应的数据进行优先级排序。

5.根据权利要求3或4所述的3D非易失性存储装置，其特征在于，所述控制晶圆将所述写请求对应的数据写入所述缓存晶圆时，记录写入所述数据所用的时间，基于所述时间将写入所述缓存晶圆的数据进行优先级排序。

6.根据权利要求3所述的3D非易失性存储装置，其特征在于，在所述读请求对应的数据存储在所述非易失性存储晶圆时，所述控制晶圆从所述非易失性存储晶圆中读取所述读请求对应的数据，以反馈至外部设备，并将读取的与所述读请求对应的数据转存在所述缓存晶圆。

7.根据权利要求1所述的3D非易失性存储装置，其特征在于，所述非易失性存储晶圆的接口写延迟与所述缓存晶圆的接口写延迟一致，所述缓存晶圆的容量满足：

C_D≥2*L_N*(t_N/t_D)；

其中，所述C_D为所述缓存晶圆的容量，所述L_N为所述非易失性存储晶圆每次写操作的数据长度，所述t_N为所述非易失性存储晶圆的接口写延迟，所述t_D为所述缓存晶圆的接口写延迟；所述缓存晶圆的带宽大于或者等于所述非易失性存储晶圆的带宽。

8.根据权利要求7所述的3D非易失性存储装置，其特征在于，若所述缓存晶圆的容量满足：C_D2*L_N*(t_N/t_D)，则所述控制晶圆将所述缓存晶圆中存储的优先级最低的数据转存至所述非易失性存储晶圆。

9.根据权利要求1所述的3D非易失性存储装置，其特征在于，所述控制晶圆包括第一键合面，所述缓存晶圆靠近所述控制晶圆的一侧设有第二键合面，所述第二键合面与部分所述第一键合面形成第一三维异质集成结构，以将所述缓存晶圆与所述NVM接口电连接；

所述非易失性存储晶圆靠近所述缓存晶圆的一侧设有第三键合面，所述第三键合面与部分所述第一键合面形成第二三维异质集成结构，以将所述非易失性存储晶圆与所述NVM接口电连接。