[发明专利]异构众核处理器的高带宽访存方法及装置

说明书

本发明实施例提供一种异构众核处理器的高带宽访存方法及装置，所述方法包括：获取主存空间的处理范围，根据主存空间范围设置一致性界标寄存器的数据处理范围；获取接口信息，确定预设的访存交叉开关的构建规则，根据接口信息，结合构建规则构建交叉开关；接收到访存请求后，将访存请求发送至交叉开关，交叉开关获取访存请求的访存地址，判断访存地址是否在数据处理范围内；当访存地址在数据处理范围内时，交叉开关将访存请求发送至一致性处理部件接口；当访存地址不在数据处理范围内时，则交叉开关将访存请求发送至主存访存接口。采用本方法能够支持异构众核处理器的高带宽访存需求，降低大量无需一致性操作的访存请求的访存延迟和访存功耗。

技术领域

本发明涉及计算机处理器技术领域，尤其涉及一种异构众核处理器的高带宽访存方法及装置。

背景技术

异构众核处理器中包含大量的运算核心和少量的管理核心，为了增加软件好用性，在管理核心Cache之间、运算核心访与管理核心Cache之间，需要硬件保证Cache一致性。其中管理核心支持一致性处理逻辑的二次请求查询，运算核心不支持一致性处理逻辑的二次请求查询。

异构众核处理器中一致性处理部件与存控绑定，所有运算核心和管理核心访问该存控的请求均先进入一致性处理部件进行一致性查询和处理。由于运算核心发出大量的访存请求，为了避免一致性处理部件成为性能瓶颈，硬件设计保证一致性处理部件的带宽能力要大于从核访存带宽或存控提供的带宽。

但是，在实际设计中，由于只有管理核心支持一致性处理逻辑的二次请求查询，因此一致性部件的处理逻辑只需要匹配所有管理核心的二次请求查询能力即可；同时运算核心在软件使用场景中的大量访问地址均不存在一致性问题，无需访问一致性目录。因此，传统异构众核处理器的一致性处理部件因为要匹配访存带宽，造成了一致性处理能力的过设计，并导致运算核心大量访存请求非必要的进入一致性流水线并访问一致性目录，增加了访问延迟和访问阵列的功耗。

发明内容

针对现有技术中存在的问题，本发明实施例提供一种异构众核处理器的高带宽访存方法及装置。

本发明实施例提供一种异构众核处理器的高带宽访存方法，包括：

获取主存空间的处理范围，根据所述主存空间范围设置一致性界标寄存器的数据处理范围；

获取接口信息，确定预设的访存交叉开关的构建规则，根据所述接口信息，结合所述构建规则构建交叉开关；

接收到访存请求后，将所述访存请求发送至所述交叉开关，所述交叉开关获取所述访存请求的访存地址，并判断所述访存地址是否在所述数据处理范围内；

当所述访存地址在所述数据处理范围内时，则所述交叉开关将所述访存请求发送至一致性处理部件接口；

当所述访存地址不在所述数据处理范围内时，则所述交叉开关将所述访存请求发送至主存访存接口。

在其中一个实施例中，所述方法还包括：

检测当前的处理器运算负载，并检测所述处理器运算负载是否大于预设阈值；

当所述处理器运算负载大于预设阈值时，所述接收到访存请求，将所述访存请求发送至所述交叉开关，包括：

接收到访存请求后，检测所述访存请求的请求来源，获取所述请求来源为主核的访存请求，并将所述请求来源为主核的访存请求发送至所述交叉开关。

在其中一个实施例中，所述方法还包括：

根据所述主核的访存请求以及所述预设阈值计算得到处理器的预期剩余内存；

获取所述请求来源为从核的访存请求，并获取所述从核的优先级顺序，在所述预期剩余内存的范围内，按照所述优先级顺序将所述请求来源为从核的访存请求发送至所述交叉开关。

在其中一个实施例中，所述方法还包括：

当接收到所述一致性界标寄存器的数据过量信息时，将所述访存地址在所述数据处理范围内的访存请求保存至预一致性处理的预备队列。