[发明专利]混合多堆叠半导体器件及其制造方法

说明书

提供一种混合多堆叠半导体器件及其制造方法。该混合多堆叠半导体器件包括纳米片堆叠和形成在纳米片堆叠之上的鳍式场效应晶体管(finFET)堆叠，其中纳米片堆叠包括形成在衬底之上并被第一栅极结构围绕的多个纳米片层，其中finFET堆叠包括被第二栅极结构围绕的至少一个鳍结构，其中所述至少一个鳍结构具有相对于纳米片堆叠的自对准形式，使得在所述至少一个鳍结构的最左侧表面与纳米片堆叠的左侧表面之间的左水平距离等于在所述至少一个鳍结构的最右侧表面与纳米片堆叠的右侧表面之间的右水平距离。

技术领域

与本公开的示例实施方式一致的装置和方法涉及半导体器件的沟道结构，更具体地，涉及鳍式场效应晶体管(finFET)和诸如纳米片晶体管的全环绕栅极晶体管的自对准沟道结构。

背景技术

由于实现具有改善性能的更小尺寸的晶体管，电子设备中的集成电路(IC)元件的增大的密度已经变得良好。传统的平面场效应晶体管(FET)已经演变为finFET和全环绕栅极晶体管结构(诸如纳米片晶体管，其也可以被称为多桥沟道场效应晶体管(MBCFET))，以努力在半导体器件的单位面积中集中更多的晶体管。

近来，研究已经集中在如何以三维(3D)结构构建finFET和纳米片晶体管以进一步增大晶体管结构的密度。

在本背景技术部分中公开的信息在实现本申请的实施方式之前已经为发明人所知，或者是在实现本实施方式的过程中获得的技术信息。因此，它可能包含不构成公众已知的现有技术的信息。

发明内容

本公开提供具有自对准纳米片堆叠和/或finFET堆叠的自对准鳍结构的混合多堆叠半导体器件。

根据一实施方式，提供一种混合多堆叠半导体器件，其包括纳米片堆叠和形成在纳米片堆叠之上的finFET堆叠，其中纳米片堆叠包括形成在衬底之上的多个纳米片层以及围绕所述多个纳米片层的第一栅极结构，其中finFET堆叠包括至少一个鳍结构以及围绕所述至少一个鳍结构的第二栅极结构，以及其中在所述至少一个鳍结构的最左侧表面与纳米片堆叠的左侧表面之间的左水平距离等于在所述至少一个鳍结构的最右侧表面与纳米片堆叠的右侧表面之间的右水平距离。

根据一实施方式，提供一种混合多堆叠半导体器件，其包括纳米片堆叠和形成在纳米片堆叠之上的finFET堆叠，其中纳米片堆叠包括形成在衬底之上的多个纳米片层以及围绕所述多个纳米片层的第一栅极结构，其中finFET堆叠包括至少一个鳍结构以及围绕所述至少一个鳍结构的第二栅极结构，以及所述多个纳米片层在沟道宽度方向上具有与第二栅极结构相同的宽度。

根据一实施方式，提供一种制造混合多堆叠半导体器件的方法。该方法可以包括：提供包括交替形成在衬底之上的多个牺牲层和多个纳米片层的纳米片堆叠、以及在纳米片堆叠之上形成的finFET堆叠；形成层间电介质(ILD)层，其接触finFET堆叠的侧表面和纳米片堆叠的侧表面；去除finFET堆叠的上部以形成初始鳍结构(其是高度减小的finFET堆叠)、以及在初始鳍结构上和在ILD层之间的凹陷，并在暴露于该凹陷的ILD层的内侧表面上添加具有预定厚度的间隔物层使得该凹陷的宽度被减小；在宽度减小的凹陷中在初始鳍结构上形成至少一个掩模层，使得所述至少一个掩模层接触间隔物层的暴露于宽度减小的凹陷的内侧表面；去除ILD层和间隔物层，其中在所述至少一个掩模层的最左侧表面与纳米片堆叠的左侧表面之间的左水平距离等于在所述至少一个掩模层的最右侧表面与纳米片堆叠的右侧表面之间的右水平距离。