[发明专利]二维沟道器件及其制备方法

说明书

本发明提供一种二维沟道器件及其制备方法。器件包括半导体基底、二维沟道材料层和栅极结构，半导体基底内形成有源极、漏极和沟道区，二维沟道材料层位于源极、漏极和沟道区的表面，沟道区内填充有绝缘材料层，栅极结构位于沟道区的上表面，栅极结构的横向尺寸小于源极及漏极之间的间距，栅极结构自下而上包括栅氧化层、栅介质层和功函数金属层。本发明采用二维材料层作为器件沟道，利用二维材料具有较高的电子迁移率，其本征表面无悬挂键等特点，可降低表面载流子散射和栅界面态，从而使器件尺寸进一步缩小的同时提高器件性能。且制备过程中，器件沟道下的绝缘材料层通过掏空半导体材料层再回填氧化硅等绝缘材料的方式形成，可减少漏电的可能。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种二维沟道器件及其制备方法。

背景技术

在过去的几十年里，在一代又一代半导体人的努力下，半导体器件的性能与容量以指数级增长而器件体积则在不断缩小。受到基本物理定律的限制，器件关键尺寸微缩越来越困难。为减少器件尺寸，需要进一步缩短栅极长度，这就需要更薄的半导体沟道来控制短沟道效应，但问题是在更薄沟道中迁移限制了电流流动的路径，这限制了器件关闭时载流子漏电的机会，导致器件性能下降。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种二维沟道器件及其制备方法，用于解决现有技术中采用更薄的半导体沟道以匹配更短的栅极长度时，因薄沟道限制了电流流动路径，限制了器件关闭时载流子漏电的机会，导致器件性能下降等的问题。

为实现上述目的及其他相关目的，本发明提供一种二维沟道器件的制备方法，包括步骤：

提供一半导体基底，所述半导体基底上定义有源极区、漏极区及位于源极区及漏极区中间的沟道区，于所述半导体基底上依次形成绝缘层和多晶硅层；

对所述多晶硅层和绝缘层进行光刻刻蚀以显露出所述源极区和漏极区；

对所述源极区和漏极区进行离子注入以对应形成源极和漏极；

进行表面平坦化处理以去除残留于沟道区上方的绝缘层和多晶硅层；

去除所述沟道区的半导体材料层；

于所述沟道区内填充绝缘材料层；

形成二维沟道材料层，所述二维沟道材料层覆盖所述源极、漏极及绝缘材料层；

形成栅极材料层，所述栅极材料层覆盖所述二维沟道材料层，所述栅极材料层自下而上包括栅氧化材料层、栅介质材料层及功函数金属材料层；

对所述栅介质材料层和功函数金属材料层进行刻蚀以对应形成位于沟道区上的栅介质层和功函数金属层，且所述栅介质层和功函数金属层的横向尺寸小于所述源极及漏极之间的间距，所述功函数金属层、栅介质层和位于栅介质层下方的栅氧化材料层共同构成栅极结构。

可选地，所述沟道区内形成的绝缘材料层的上表面低于或高于源极和漏极的上表面，以使得所述栅极结构的下表面低于或高于所述源极和漏极的上表面。

可选地，所述二维沟道材料层的材质包括WS2和MoS2中的任意一种或两种，形成所述二维沟道材料层的方法包括MOCVD法。

可选地，离子注入过程中的注入离子包括B、P、AS、BF2和Sb中的一种或者多种的组合。

可选地，所述半导体基底包括单晶硅基底、锗基底、锗硅基底和SOI基底的一种或多种的结合。

可选地，所述栅介质材料层的材质包括高K介质材料，高K介质材料包括氧化铪或者氧化锆中的一种，形成所述栅氧化材料层和栅介质材料层的方法包括原子层沉积法。