[发明专利]半导体装置与其制作方法在审
申请号: | 202111208013.4 | 申请日: | 2021-10-18 |
公开(公告)号: | CN115988880A | 公开(公告)日: | 2023-04-18 |
发明(设计)人: | 翁茂元;廖廷丰;刘光文 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H10B41/35 | 分类号: | H10B41/35;H10B41/27 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 王文思 |
地址: | 中国台湾新竹*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 与其 制作方法 | ||
1.一种半导体装置,其特征在于,包含:
一周边区块,包含多个互补式金属氧化物半导体元件;
一基材,设置在该周边区块上,该基材包含:
一N型掺杂多晶硅层,设置在该周边区块上;
一氧化物层,设置在该N型掺杂多晶硅层上;以及
一P型掺杂多晶硅层,设置在该氧化物层上;以及
一阵列区块,设置在该基材上,该阵列区块包含:
交替堆叠的多个栅极结构与多个绝缘层,设置在该P型掺杂多晶硅层上,其中该些栅极结构中的最底层的一个与该P型掺杂多晶硅层一起作为该半导体装置的接地选择线;以及
一垂直通道结构,穿过该些栅极结构与该些绝缘层,且延伸进入该N型掺杂多晶硅层。
2.根据权利要求1所述的半导体装置,其特征在于,该P型掺杂多晶硅层的厚度与各该栅极结构的厚度的比值约为3到4。
3.根据权利要求1所述的半导体装置,其特征在于,该垂直通道结构的一通道层的一部分接触该N型掺杂多晶硅层。
4.根据权利要求3所述的半导体装置,其特征在于,该垂直通道结构的一存储层包含围绕该通道层的顶端的一上部区段与围绕该通道层的底端的一下部区段,且该垂直通道结构的该通道层的该部分介于该上部区段与该下部区段之间。
5.根据权利要求4所述的半导体装置,其特征在于,该氧化物层包含邻接该存储层的该上部区段的一第一部分以及连接该第一部分的一第二部分,其中该第一部分的厚度小于该第二部分的厚度。
6.一种制作半导体装置的方法,其特征在于,包含:
提供一结构,该结构包含:
一周边区块,包含多个互补式金属氧化物半导体元件;
一基材,设置在该周边区块上,该基材包含:
一第一多晶硅层,设置在该周边区块上;
一第一氧化物层,设置在该第一多晶硅层上;
一第二多晶硅层,设置在该第一氧化物层上;
一第二氧化物层,设置在该第二多晶硅层上;
一第三多晶硅层,设置在该第二氧化物层上;
一第三氧化物层,设置在该第三多晶硅层上;以及
一第四多晶硅层,设置在该第三氧化物层上,其中该第四多晶硅层掺杂有P型掺杂剂;以及
一阵列区块,设置在该基材上,该阵列区块包含:
交替堆叠的多个第一绝缘层与多个第二绝缘层,设置在该第四多晶硅层上;以及
一垂直通道结构,穿过该些第一绝缘层与该些第二绝缘层,且延伸进入该第一多晶硅层;
移除该第二多晶硅层以及移除该第一氧化物层和该第二氧化物层,以在该第一多晶硅层和该第三多晶硅层之间形成一空腔;以及
以一N型掺杂多晶硅材料填充该空腔,以得到位于该第三氧化物层和该周边区块之间的一N型掺杂多晶硅层。
7.根据权利要求6所述的方法,其特征在于,移除该第二多晶硅层包含:
在该结构中形成一沟道以暴露该第二氧化物层;
在该沟道的一侧壁上形成一间隔件;
加深该沟道,以暴露该第二多晶硅层;以及
蚀刻该第二多晶硅层。
8.根据权利要求7所述的方法,其特征在于,移除该第一氧化物层和该第二氧化物层还包含:
移除该垂直通道结构的一存储层的一部分以及该间隔件的一部分,使得该空腔形成在该第一多晶硅层和该第三多晶硅层之间。
9.根据权利要求8所述的方法,其特征在于,该间隔件包含在该沟道的该侧壁上的一第一氮化物层、在该第一氮化物层上的一氧化物层,以及在该氧化物层上的一第二氮化物层,而移除该间隔件的该部分包含移除该间隔件的该第二氮化物层与该氧化物层。
10.根据权利要求8所述的方法,其特征在于,在移除该垂直通道结构的该存储层的该部分之后,该垂直通道结构的该存储层自该第三氧化物层凹陷。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111208013.4/1.html,转载请声明来源钻瓜专利网。