[发明专利]一种支持码字同步的伴随式计算方法及计算电路

说明书

本发明公开了一种支持码字同步的伴随式计算方法，包括接收(N,K)RS码字并存储到数据寄存器；每个(N,K)RS码字划分为n个数据块，每个数据块的数据位宽为以上一个(N,K)RS码字的第1个数据块的0bit为起始位置，以上一个(N,K)RS码字的第n个数据块的为终止位置，获取第一组伴随式；由所述数据块与所述第一组伴随式迭代处理，获取两个(N,K)RS码字对应的n组伴随式；其中，N为RS码字长度，K为RS码字中的信息长度，m为码元速率，该方法大幅提升搜寻初始位置速度，计算速度提升，节省逻辑单元和存储空间。还公开对应的电路，增加伴随式计算模块功能，支持码字同步。

技术领域

本发明涉及信道解码技术领域，特别是涉及一种支持码字同步的伴随式计算方法及计算电路。

背景技术

现有RS码字在进行解码的过程中，首先需要对其进行伴随式的计算，如：一个(528,514)的RS码字，其包括了528个10bit的码元，其中528表示该RS码字长度，514表示该RS码字中的信息长度，设第j个码元为r_j-1，则该RS码字可表示为[r₀，r₁，r₂，…，r₅₂₆，r₅₂₇]，该RS码字共有14个伴随式，其中第i个伴随式S_i的计算为：

r_j-1为RS码字的第j个码元，其中0≤j≤527；aⁱ为有限域中的第i个元素，其中0≤i≤13；N为RS码字长度；

则(528,514)的RS码字的伴随式的为：

S₀＝r₀+r₁·(a⁰)¹+r₂·(a⁰)²+r₃·(a⁰)³+...+r₅₂₇·(a⁰)⁵²⁷

S₁＝r₀+r₁·(a¹)¹+r₂·(a¹)²+r₃·(a¹)³+...+r₅₂₇·(a¹)⁵²⁷

…

S₁₃＝r₀+r₁·(a¹³)¹+r₂·(a¹³)²+r₃·(a¹³)³+...+r₅₂₇·(a¹³)⁵²⁷

如图1所示为现有技术中160bit位宽(528，514)RS码字的伴随式计算的硬件实现框架示意图，计算一个RS码字的伴随式需要接收到完整的码字后才可以得到，通过判断伴随式以进行码字同步，在寻找RS码字起始的准确位置时，计算速度慢，耗时长，效率低。

发明内容

基于此，本发明提供了一种支持码字同步的伴随式计算方法，解决了使用伴随式计算模块支持码字同步时，计算速度慢，耗时长，效率低，迭代提升同步速度的问题。本发明还提供了一种支持码字同步的伴随式计算电路，也可解决上述问题。

本发明实施例提供了一种支持码字同步的伴随式计算方法，所述方法包括:

接收(N,K)RS码字，并存储到数据寄存器；