[发明专利]具有备份块的缓存编程

说明书

提供了用于在非易失性存储系统中执行高速缓存编程操作的系统、装置和方法。该方法可以包括：从存储控制器向非易失性存储设备发出第一高速缓存编程操作以将数据写入第一规则块，将所述数据写入第一规则块并将所述数据的副本写入备份块，确定在将数据写入第一规则块时编程错误已发生，向存储控制器声明编程错误，获取第一规则块和备份块之间的映射，发出读取操作以从备份块读取数据的副本，从备份块读取数据的副本，并发出第二高速缓存编程操作以将数据写入第二规则块，并将第一规则块标记为缺陷。

技术领域

本发明涉及NAND闪存设备的管理和实现，特别涉及NAND闪存设备的编程操作。

背景技术

固态硬盘(SSD)的出现在一定程度上推动了现代计算系统的发展，固态硬盘(SSD)的速度和延迟性能比传统硬盘更高。与依靠磁性来存储数据的硬盘不同，固态驱动器使用NAND闪存设备来实现数据存储。NAND闪存设备是通过先进的工艺和组装技术制造的集成电路系列，可实现多层存储单元垂直堆叠到较小的颗粒和封装中，从而实现高存储容量。

新的NAND闪存工艺技术突破带来的存储容量增加也导致NAND存储单元的可靠性降低。对于NAND闪存设备，编程操作是指将数据写入NAND闪存设备的操作。并且NAND闪存设备通常包含坏块，其中包括最初在制造过程中存在缺陷的原厂坏块(factory bad block)和经过多次编程和擦除(P/E)循环后变得有缺陷的生长坏块(grown bad block)。作为一个众所周知的行为，NAND存储单元开始随着P/E循环次数的增加而磨损，导致错误计数的增加和生长坏块的增加。

NAND闪存设备通常提供两种编程操作：规则编程操作和高速缓存编程操作。这两种编程操作都包括将数据接收到高速缓存寄存器(cache buffer)中，并将数据移动到数据寄存器(data buffer)和NAND存储单元阵列中。高速缓存编程操作将在完成从高速缓存缓冲器到数据缓冲器的数据传输时应答SSD控制器。相比之下，在完成数据传输到NAND存储单元阵列之前，规则编程操作不会应答SSD控制器，这需要几毫秒量级的长时间的编程时间(例如，tPROG)。

大多数现代SSD控制器利用高速缓存编程操作来最大限度地提高写入NAND闪存设备的性能。在启用该特性的情况下，SSD控制器一旦从NAND设备听到数据已从高速缓存缓冲器移动到数据缓冲器中，就向主机应答写命令完成。然而，这种方法具有编程错误的潜在风险，其中，当特定NAND块存在缺陷并且SSD控制器不知情的情况下，将数据写入NAND存储单元的最终操作可能仍会失败。这对于NAND闪存设备来说尤其是一个挑战，随着时间的推移，生长坏块的数量越来越多。

为了解决前面提到的在向主机过早应答的情况下向NAND存储阵列中的潜在写入失败的问题，具有板上DRAM的SSD控制器可以被配置为在DRAM中保留数据的副本，直到后来确认成功地将其写入NAND存储阵列。如果NAND报告一个编程错误，SSD控制器然后可以简单地用来自DRAM的数据对NAND设备进行另一个编程操作。

然而，对于一个没有DRAM的SSD控制器来说，这是一个更大的挑战，因为控制器只能在其内部SRAM中保留少量有限的数据。来自主机的写命令可能会很快超过内部SRAM的存储能力，而控制器仍在等待NAND存储设备对SRAM中存储的有限数据量进行缓慢确认，从而导致SRAM溢出。结果，在高速缓存编程操作期间，没有DRAM的SSD控制器可能无法将所有临时数据保存到其内部SRAM，这可能导致未能保存到NAND存储器的数据也未能从SRAM恢复的灾难性故障。试图改善这种情况的现有解决方案可能必须限制使用没有DRAM的SSD控制器的缓存编程操作的数量，这会导致性能下降。或者，现有的解决方案也可能以更大的芯片尺寸和更高的硅成本为代价增加内部SRAM的数量。

发明内容