[发明专利]基于超结MOSFET的集成器件及其制造方法在审
申请号: | 202111216859.2 | 申请日: | 2021-10-19 |
公开(公告)号: | CN113659011A | 公开(公告)日: | 2021-11-16 |
发明(设计)人: | 盛琳;东伟 | 申请(专利权)人: | 茂睿芯(深圳)科技有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 深圳中一联合知识产权代理有限公司 44414 | 代理人: | 李艳丽 |
地址: | 518000 广东省深圳市南山区招商街*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 mosfet 集成 器件 及其 制造 方法 | ||
1.一种基于超结MOSFET的集成器件,其特征在于,包括:
漏极;
半导体衬底,所述半导体衬底上设置有至少两个超结MOSFET和一个隔离结构,所述超结MOSFET共用漏极,所述隔离结构设置于任意两个源极不相连的超结MOSFET之间,所述隔离结构至少包括一个浮空P柱。
2.如权利要求1所述的集成器件,其特征在于,所述超结MOSFET至少包括设置在所述半导体衬底上的P型体掺杂区、P柱和外延区,所述P柱和所述P型体掺杂区位于所述外延区中且所述P柱和所述P型体掺杂区接触,所述P型体掺杂区上设有源极区,所述P型体掺杂区上设置有栅极,所述栅极与所述外延区之间设有氧化物层,所述栅极上表面覆盖有绝缘介质层,所述绝缘介质层上覆盖有与所述源极区接触的源极金属层;
所述P柱具有第一宽度,所述超结MOSFET的相邻P柱之间具有第一P柱距离;所述浮空P柱具有第二宽度,所述浮空P柱与相邻所述P柱或所述浮空P柱之间具有第二P柱距离,其中,所述第一宽度和所述第一P柱距离之比等于所述第二宽度和所述第二P柱距离之比。
3.如权利要求2所述的集成器件,其特征在于,所述第一宽度和所述第二宽度相同,所述第一P柱距离和所述第二P柱距离相同。
4.如权利要求1至3任一项所述的集成器件,其特征在于,所述隔离结构还包括隔离介质层,所述隔离介质层间隔地设置在相邻所述浮空P柱之间。
5.如权利要求1所述的集成器件,其特征在于,相邻的所述超结MOSFET之间电荷平衡。
6.一种权利要求1至5任一项所述基于超结MOSFET的集成器件的制造方法,其特征在于,包括以下步骤:
在半导体衬底表面生长形成外延区;
在所述外延区形成多个P柱;
在所述外延区上方依次淀积氧化层和栅极材料层,并刻蚀所述栅极材料层形成两个以上栅极;
通过离子注入后高温扩散形成P型体掺杂区;
在所述P型体掺杂区的部分表面形成两个以上源极区;
在所述外延区上方淀积绝缘介质层后,刻蚀所述绝缘介质层以形成使所述源极区至少部分外露的源极接触孔;
在所述绝缘介质层上方淀积金属形成源极金属层,对所述源极金属层刻蚀形成至少两个不相连的源极,且各个所述源极分别与至少一个所述源极区接触;
在所述半导体衬底部淀积一层金属引出形成漏极,以构成至少两个源极不相连的超结MOSFET;
其中,所述多个P柱包括与所述源极区接触的第一P柱,以及位于任意两个源极不相连的超结MOSFET之间的浮空P柱,所述浮空P柱用于提高源极隔离电压。
7.如权利要求6所述的制造方法,其特征在于,所述第一P柱具有第一宽度,所述超结MOSFET的第一P柱之间具有第一P柱距离,所述浮空P柱具有第二宽度,所述浮空P柱与相邻所述第一P柱或所述浮空P柱之间具有第二P柱距离,所述第一宽度和所述第一P柱距离之比等于所述第二宽度和所述第二P柱距离之比。
8.如权利要求7所述的制造方法,其特征在于,所述第一宽度和所述第二宽度相同,所述第一P柱距离和所述第二P柱距离相同。
9.如权利要求6所述的制造方法,其特征在于,所述在所述外延区形成多个P柱所述形成多个P柱的步骤之前,还包括:
在所述外延区淀积介质形成隔离介质层,其中所述隔离介质层间隔地位于相邻的所述浮空P柱之间。
10.如权利要求6或9所述的制造方法,其特征在于,所述在所述外延区形成多个P柱所述形成多个P柱,包括:
在所述外延区通过深槽刻蚀法,或者多次外延法生长形成多个所述P柱。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于茂睿芯(深圳)科技有限公司,未经茂睿芯(深圳)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111216859.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类