[发明专利]信号处理器、信号处理的方法及装置、可读存储介质

权利要求书

1.一种信号处理器，其特征在于，包括：

阶跃脉冲成形模块，用于接收待处理的信号；所述待处理的信号为负指数信号或者阶跃信号；

所述阶跃脉冲成形模块还用于对所述待处理的信号进行处理，以输出阶跃信号；所述阶跃脉冲成形模块包括：第一乘法器、第二乘法器、累加模块、求和模块；通过调整乘法器的运算参数，对信号进行处理，输出阶跃信号；

所述第一乘法器的一端用于接收所述待处理的信号，所述第一乘法器的另一端与所述求和模块的第一输入端连接；

所述第二乘法器的一端用于接收所述待处理的信号，所述第二乘法器的另一端与所述累加模块的一端连接；

所述累加模块的另一端与所述求和模块的第二输入端连接；

所述求和模块的输出端用于输出阶跃信号；

类高斯脉冲成形模块，与所述阶跃脉冲成形模块连接，用于接收所述阶跃脉冲成形模块输出的阶跃信号；

所述类高斯脉冲成形模块还用于对所述阶跃脉冲成形模块输出的阶跃信号进行类高斯脉冲成形，以输出类高斯脉冲。

2.根据权利要求1所述的信号处理器，其特征在于，所述阶跃脉冲成形模块输出的阶跃信号表示为：v_o[n]＝(1-d)·∑v_i[n]+dv_i[n]；

其中，v_i[n]为所述待处理的信号，d为所述第一乘法器的运算参数，(1-d)为所述第二乘法器的运算参数。

3.根据权利要求2所述的信号处理器，其特征在于，若所述待处理的信号为负指数信号，d＝exp(-T_clk/τ)；T_clk为所述待处理的信号对应的ADC模块的采样率的倒数，τ为所述待处理的信号对应的衰减时间常数。

4.根据权利要求3所述的信号处理器，其特征在于，若所述待处理的信号为阶跃信号，d＝1。

5.根据权利要求1所述的信号处理器，其特征在于，所述信号处理器还包括：幅度甄别模块，所述幅度甄别模块与所述类高斯脉冲成形模块连接，用于接收所述类高斯脉冲，对所述类高斯脉冲进行幅度甄别处理，输出能谱。

6.一种信号处理的方法，其特征在于，包括：

阶跃脉冲成形模块用于获取待处理的信号；所述待处理的信号为负指数信号或者阶跃信号；所述阶跃脉冲成形模块包括：第一乘法器、第二乘法器、累加模块、求和模块；通过调整乘法器的运算参数，对信号进行处理，输出阶跃信号；

所述第一乘法器的一端用于接收所述待处理的信号，所述第一乘法器的另一端与所述求和模块的第一输入端连接；

所述第二乘法器的一端用于接收所述待处理的信号，所述第二乘法器的另一端与所述累加模块的一端连接；

所述累加模块的另一端与所述求和模块的第二输入端连接；

所述求和模块的输出端用于输出阶跃信号；

在确定所述待处理的信号为负指数信号时，将所述负指数信号转化为阶跃信号；基于转化后的阶跃信号进行类高斯脉冲成形，获得类高斯脉冲；

在确定所述待处理的信号为阶跃信号时，基于所述阶跃信号进行类高斯脉冲成形，获得类高斯脉冲。

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

对所述类高斯脉冲进行幅度甄别处理，获得所述类高斯脉冲对应的能谱数据。