[发明专利]基于施密特触发器的超低功耗弱物理不可克隆函数电路

权利要求书

1.一种基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，包括线译码器、基本单元阵列、信号读取电路及电源；

所述基本单元阵列用于产生二进制的输出信号，所述基本单元阵列由M个基本单元行组成，每一所述基本单元行包含N个基本单元，其中，M及N均为大于1的整数；

所述电源与每一所述基本单元的电源输入端相连；

所述线译码器分别与每一所述基本单元行中基本单元的控制信号端相连接，用于输入选通信号以从多个所述基本单元行中选择一个所述基本单元行的所有基本单元的输出信号作为初始输出信号；

所述信号读取电路分别与每一所述基本单元行中基本单元的输出端相连接，用于获取任一所述基本单元行的初始输出信号并进行电压转换得到最终输出信号进行输出；

每一所述基本单元均由多个施密特触发器串联组成；每一所述基本单元的输出端连接一个选通模块；

每一所述基本单元均由四个施密特触发器串联组成，第一个所述施密特触发器的输入端与输出端相连接，第四个所述施密特触发器的输出端与选通模块的源极相连接，所述选通模块的栅极作为所述基本单元的控制信号端、其漏极作为所述基本单元的输出端；所述电源为稳压直流电源，所述稳压直流电源的电压为0.14-1.25V。

2.根据权利要求1所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，所述选通模块为NMOS晶体管、PMOS晶体管或传输门模块。

3.根据权利要求1所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，所述施密特触发器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管；

所述第一晶体管的栅极、所述第二晶体管的栅极、所述第四晶体管的栅极及所述第五晶体管的栅极相连接后作为所述施密特触发器的输入端，所述第二晶体管的漏极、所述第三晶体管的栅极、所述第四晶体管的漏极及所述第六晶体管的栅极相连接后作为所述施密特触发器的输出端；

所述第一晶体管的漏极同时与所述第二晶体管的源极及所述第三晶体管的源极相连接，所述第五晶体管的漏极同时与所述第四晶体管的源极及所述第六晶体管的源极相连接，所述第一晶体管的源极及所述第六晶体管的漏极接地，所述第五晶体管的源极及所述第六晶体管的漏极作为电源输入端与所述电源相连接。

4.根据权利要求3所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，所述第一晶体管、所述第二晶体管及所述第三晶体管均为NMOS晶体管。

5.根据权利要求3所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，所述第四晶体管、所述第五晶体管及所述第六晶体管均为PMOS晶体管。

6.根据权利要求1-3任一项所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，所述基本单元均采用互补型金属氧化物半导体工艺制作得到。

7.根据权利要求1-3任一项所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，所述信号读取电路由N个相互独立的读取支路组合而成，每一所述读取支路用于读取一个所述基本单元的输出信号，每一所述读取支路中均包括相互串联的四级晶体管组，其中每一级所述晶体管组均由相连接的两个类型及电压阈值均不同的晶体管组成。

8.根据权利要求7所述的基于施密特触发器的超低功耗弱物理不可克隆函数电路，其特征在于，每一所述读取支路的第一级所述晶体管组的供电电压与第二级所述晶体管组的供电电压相等，第三级所述晶体管组的供电电压大于第二级所述晶体管组，第四级所述晶体管组的供电电压大于第三级所述晶体管组。